全文获取类型
收费全文 | 1829篇 |
免费 | 26篇 |
国内免费 | 60篇 |
专业分类
系统科学 | 22篇 |
丛书文集 | 58篇 |
教育与普及 | 131篇 |
理论与方法论 | 29篇 |
现状及发展 | 36篇 |
研究方法 | 1篇 |
综合类 | 1638篇 |
出版年
2024年 | 6篇 |
2023年 | 13篇 |
2022年 | 19篇 |
2021年 | 17篇 |
2020年 | 19篇 |
2019年 | 18篇 |
2018年 | 17篇 |
2017年 | 15篇 |
2016年 | 20篇 |
2015年 | 30篇 |
2014年 | 74篇 |
2013年 | 79篇 |
2012年 | 62篇 |
2011年 | 102篇 |
2010年 | 116篇 |
2009年 | 119篇 |
2008年 | 125篇 |
2007年 | 146篇 |
2006年 | 120篇 |
2005年 | 143篇 |
2004年 | 106篇 |
2003年 | 106篇 |
2002年 | 87篇 |
2001年 | 95篇 |
2000年 | 58篇 |
1999年 | 47篇 |
1998年 | 28篇 |
1997年 | 31篇 |
1996年 | 15篇 |
1995年 | 11篇 |
1994年 | 11篇 |
1993年 | 11篇 |
1992年 | 7篇 |
1991年 | 15篇 |
1990年 | 7篇 |
1989年 | 4篇 |
1988年 | 7篇 |
1987年 | 7篇 |
1986年 | 1篇 |
1985年 | 1篇 |
排序方式: 共有1915条查询结果,搜索用时 671 毫秒
21.
22.
随着集成电路特征尺寸逼近物理极限,硅通孔(TSV)实现层间互连的三维集成电路(3D IC)成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出了一种利用现有传统的EDA工具完成基于TSV的3D IC物理设计的流程.首先,用热应力模型将三维硅通孔投影成二维阻挡层,从而将三维集成电路设计转化成若干含阻挡层的二维集成电路分别实现;其次,针对超大尺寸基板芯片的时序收敛困难问题,提出了一种标准单元布局方法,通过在版图中划定若干固定放置区用于限定关键时序单元的摆放,并迭代确定这些关键单元在固定放置区中的位置,实现大尺寸芯片的时序收敛.基于所提出的三维集成电路设计流程完成了一款三维集成的网络路由芯片基板芯片的设计,结果表明,相比传统的设计流程,提出的3D IC物理设计流程可使超大尺寸基板芯片从时序无法收敛优化到可收敛并满足时序要求,验证了所提出的3D IC物理设计流程的可行性. 相似文献
23.
由单片机AT89C51构成的定时控制系统 总被引:2,自引:0,他引:2
李敏惠 《四川师范大学学报(自然科学版)》1998,21(3):345-348
介绍了单片机AT89C51,给出了由AT89C51构成的定时控制系统,并将此系统与CPU8031构成的单片机系统比较,具有结构简单、可靠性高的特点. 相似文献
24.
目前,美国科学家正在对一种新型晶体管进行微调。这种晶体管的计算速度大约是现有技术的10倍。美国国立桑迪亚实验所的科学家们正在研制的这种晶体管,既可用于计算机和蜂窝电话,又可用于探测微量有毒物质的卫星和传感器。特粒华大学的保罗·伯杰在对联邦科研小组的工作进行评审以后 相似文献
25.
可变2n点流水线FFT处理器的设计与实现 总被引:1,自引:1,他引:1
设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80 MHz,连续计算时,处理长度为1 024点的序列仅需12.8 μs. 相似文献
26.
讨论了嵌入式系统中flash驱动程序的基本任务和执行过程,针对多种flash芯片的驱动问题,研究了通用驱动程序的设计技术,并用C++语言予以实现。 相似文献
27.
Flash作为新型非易失性半导体存储器在嵌入式系统的开发中占有重要的地位.介绍了FIash芯片的特点及基于Linux下的Rash件系统,论述了专门为Rash芯片设计的日志型闪存件系统——Jffs2的设计原理及特点;讨论了利用Linux提供的MTD接口将Jffs2移植到FIash芯片上的具体过程,并对其在Linux下的应用给出了具体实例. 相似文献
28.
29.
基于FPGA的数字通信系统同步电路设计 总被引:1,自引:0,他引:1
在MAXPLUSⅡ平台上采用图形设计和VHDL硬件描述语言设计方式,设计了数字通信系统的位同步电路和帧同步电路,编译仿真后下载到一片FPGA芯片上,形成在线可编程嵌入式系统。整个电路集成在一片FPGA芯片上,不仅集成度高、功耗小、可靠性好、调试维护方便,而且形成了自己的技术内核。 相似文献
30.
二维DCT算法的高速芯片设计 总被引:8,自引:0,他引:8
介绍了一种基于行列变换快速算法的高速DCT处理芯片的设计,并详细阐述了实现这一算法的电路结构.为了提高芯片的处理速度,电路中采用了流水线结构和双RAM转置存储技术,并给出FPGA实现和Verilog综合结果.综合结果显示,该芯片最高可以工作在140MHz的时钟频率上,非常适合于各种视频图像压缩方面的实时应用. 相似文献