有限域上二元线性码的一个构造

在有限域F8上定义码C,证明了码C是参数为[8,4,4]的八元线性码;由线性码C构造码G,确定了码G的码长,维数和最小距离,证明码G是参数[40,20,8]的二元线性码.     

设计距离为5的二元BCH码的周期和广义周期分布

利用对偶码周期分布的关系 ,给出了设计距离为 5的二元BCH码的周期分布、广义周期分布表达式 .     

环F_q+uF_q上循环码构造的量子码（英文）

给出了利用环Fq+uFq上循环码构造的量子码的一种方法,其中q是素数幂次方,u2=0.先由环Fq+uFq上循环码的像得到了Fq辛自正交的码,再用这些自正交码构造量子码,并给出了一些包括量子MDS码的例子.     

高动态响应边界控制与滑模控制性能比较

引用边界控制大信号稳定性及提高系统动态响应理论,以dc-dc buck电路为例,设计了二次边界控制及滑模控制的开关切换面。通过MATLAB/SIMetrix仿真比较波形,验证了理论分析的正确性。边界控制理论适用于所有的非线性开关变换器电路,是一种简单有效的稳定性判定和提高动态响应的控制方法。     

具有内在负载电流反馈的单级并联PFC变换器

针对中小功率场合,提出一种新型单级功率因数校正变换器的拓扑,分析了其工作原理.该AC-DC变换器具有内在负载电流反馈,在轻载情况下,能在保持占空比不变的同时,自动减小输入功率,具备拓扑简单、电容承受电压低和开关电流应力小等优点.通过仿真实验,研究了该电路拓扑的输入性能指标.实验结果表明,应用电路拓扑的实验装置,功率因数较高,输入电流的谐波满足IEC1000-3-2 Class D 的要求.     

一种改进的Turbo码译码算法及其FPGA实现

为有效降低Turbo码在硬件实现时的译码复杂度并减少其存储资源消耗,将现有Turbo码译码算法中Log-MAP算法和Max-Log-MAP算法进行融合改进,提出一种适于并行计算的改进Max-Log-MAP算法,即在译码计算中间参数的过程中,只将具有多个输入变量的max*(·)运算简化为取最大值的max运算,而对具有2个输入变量的max*(·)运算进行精确计算. 仿真结果表明,改进Max-Log-MAP算法的复杂度可以接近Max-Log-MAP算法,而性能接近Log-MAP算法. 将采用新算法的Turbo码编译码器在现场可编程门阵列(FPGA)上实现,并应用于低轨卫星通信系统(LED)中的,能在保证Turbo编译码优异性能的同时,获得较低复杂度和较低资源消耗,有利于减小卫星手持通信终端的体积,降低功耗.      

一种多输入多输出雷达相位编码信号的设计方法

针对多输入多输出(MIMO)雷达正交相位编码信号设计中已有方法所得信号集匹配滤波后旁瓣较高的问题,提出一种新的设计方法。首先将基于信号集相关旁瓣总能量的代价函数简化成低次的较容易求解的问题,然后将输入输出算法从一维扩展到多维,并针对极小化问题改进了其物面和频谱面的约束条件,利用改进后的输入输出算法求解该极小化问题,再针对基于信号集相关旁瓣峰值的代价函数,利用迭代码选择算法对第一步所得信号集进一步优化,最后得到相关性能较好的正交信号集。仿真结果表明,相比于模拟退火和序列二次规划等方法,该方法所得信号集的平均非周期自相关峰值旁瓣降低了3~4dB,平均非周期互相关峰值降低了1~2dB。     

性能优异的稳定子码的设计

根据量子纠错码的性能界限对[[8,3,3]]码的性能进行分析,指出其强大的编码能力及其优异的性能。运用群的理论及稳定子码的基本原理构造了该码的稳定子生成元,计算出了其全部的稳定子并构造出其逻辑算子。在此基础上设计了该编码的基本码字,即编码子空间的一组正交基。     

组Turbo码在802.16a多载波OFDM系统中的应用

以分组码为子码构成的分组Turbo码(BTC),相比传统卷积Turbo码具有收敛速度快等优点。研究了分组Turbo码的译码算法及其简化修正算法,并对它们在802.16a多载波OFDM系统中做了性能仿真和分析。验证了分组Turbo码可以在较少的迭代次数达到较好的性能,简化修正算法可以大大降低算法复杂度,且性能损失不大。     

高容量温盘驱动器伺服码同步时钟录写技术

提出了可变频时钟写入方法和锁相环倍频时钟写入方法，给出了这两种写入法的读／写电路，并分析了其性能。结果证明，可变频时钟写入方法电路简单，刻写时钟周期短；锁相环倍频时钟写入过程较前者长，但其频率范围容易调整。两者均适合高密度小型温盘的时钟录写。