改进的SIFT算法在书帖检测系统中的应用

针对书刊印刷品的书帖检测过程,设计了一套改进的书帖错帖检测系统.系统的硬件由CCD传感器、数字信号处理器DSP和可编程逻辑器件CPLD构成,实现书帖信息的采集与处理;软件采用改进的SIFT检测算法,实现对书帖的准确并快速检测.给出了系统的硬件框图及软件算法的原理以及系统的工作流程图.与传统的SIFT算法相比,改进后的检测算法检测一张书帖的平均时间由原来的40 ms降低为1 ms,检测准确率高达98%.     

从顺应论角度分析网络聊天室中的语码转换

语码转换是网络会话中常见的一种语言现象。以维索而伦的语言顺应性理论为基础,结合国内学者提出的语码转换的顺应对象：语言现实、社会规约和心理动机,对网络聊天室中的语码转换现象进行分析,旨在更好地了解语码转换与语言顺应之间的关系。     

基于手机的高校课堂考勤系统的探索与实践

考勤在高校教学环节中起着重要作用,但在当前的高校课堂上,仍多采用传统纸质考勤表进行考勤,效率低,且占用较多课堂时间。考虑到手机的普遍应用,本文采用手机辅助考勤,比较两类基于手机考勤方式的优缺点,并将其应用于课堂实践。     

LDPC码概述及若干理论和应用问题

低密度奇偶校验码（LDPC码）被普遍认为是当今最先进的一种纠错码（信道编码）。LDPC码,图模型,迭代译码的研究热潮已在全球流行有10年以上。这篇论文高度概括的简述了LDPC码的背景和基本知识,从一些独特的视角并联系多个领域提出一些对LDPC码相关知识的理解方法和见解主张,总结了LDPC码当今最新的研究进展。从理论和应用两方面提出作者认为非常有意义的研究问题。     

基于SCMA的无人机中继辅助上行通信方案

为提高蜂窝通信系统的上行总吞吐量,在满足用户服务质量需求的前提下,提出了一种基于稀疏码多址接入(sparse code multiple access,SCMA)的无人机中继辅助上行通信方案,通过部署无人机增强网络覆盖,并利用SCMA提高系统传输性能。根据用户的分布和概率视距传输模型,通过交替优化码本、功率和无人机坐标,确定无人机的3维部署位置;进行资源优化后,根据信道状态信息,对子载波进行配对并迭代码本、功率,以获得优化的码本和功率分配方案。仿真结果表明,提出的方案能够有效提高上行吞吐量,并满足用户的服务质量需求。     

Turbo码编码器IP核设计及验证

深入研究了Turbo码编译码理论,结合IMT-2000中W-CDMA标准进行编码器IP核设计,实现了两个分量编码器同时归零;对数据采用流水处理,并在内部加入了并串转换,使其方便地应用于编码器验证平台的SOPC系统中;采用Quartus Ⅱ开发工具在APEX20KE系列FPGA芯片上实现了具有高速性、可变码率的编码器,器件综合后最高频率达120MHz,可以用于第三代移动通信系统。     

基于伪辛空间的LDPC码的构造

基于有限域Fq 上的（2v+2）维伪辛空间,根据子空间的包含关系,选取(m,0,0,1) 型全迷向子空间,构造出了点集和线集并定义了点、线之间的关联关系,根据图论知识构造出所对应的二分图的关联矩阵,得到LDPC码的校验矩阵, 最终构造出LDPC 码C (ν + 1,2ν + 2,q ), 求得围长为8, 最小距离为2q + 2. 对码C (ν + 1,2ν + 2,q ) 取固定参数,利用子空间的包含关系,得到LDPC 码C (3,6,2) 的校验矩阵,求得码率,并对码进行了译码仿真,发现码C (3,6,2) 比相同参数的随机码的码率高.     

改进的Turbo码自适应迭代译码算法及其性能仿真

获得优良的差错控制特性和多次迭代处理产生大的时间延迟是一对矛盾.为了有效解决这一问题,对Turbo码机理和迭代译码技术进行了深入研究,在此基础上,提出一种改进的自适应迭代译码算法.该算法的实质在于其新颖的译码迭代终止判决策略.通过使用译码器产生的尾比特进行错误检测并设计合适的最小迭代译码次数Imin,可以确保在较低的误码率情况下,有效地减少平均译码处理的迭代次数.计算机仿真以及对仿真结果的比较分析证明了这种改进的Turbo译码算法能够有效减少译码时间延迟.     

一种近联合界北斗B1I信号BCH码译码算法

提出一种性能接近联合界的北斗B1I信号BCH码译码算法. 以北斗卫星导航系统B1I公开服务信号ICD为基础,分析导航电文的BCH(15,11)编码的纠错能力和联合界,针对ICD标准译码算法的编码增益低和译码失败门限高提出改进算法. 以Chase算法为基础提出一种新的BCH编码软判决译码算法,使用格雷码排序优化伴随式计算,证明最大相关性与最小欧氏距离的等价关系,优化算法在不损失编码增益的条件下复杂度降低50%. 仿真结果表明在误码率10-5时距离联合界仅0.01 dB,新算法可获得2.5 dB的编码增益,译码失败门限从4.4 dB下降到1.2 dB.      

千兆以太网同步检测集成电路设计

采用两组分接电路结构，并将同步码字检测电路置于间，设计了千兆以太网同步检测集成电路。实现1．25Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码这的检测。分析了RC网络效应对超高速集成电路中互连线的影响，基于TSMC0．35μmCOMS工艺建立电路模型，使用Smartspice工具在不同温度（0－70℃）、电源电压（3．15－3．45V）及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较，证明了该设计在减小规模，简化结构和加快仿真流程方面的有效性，电路版图采用全定制方式实现。