一种新型分组卷积码

针对固定长度报文的差错控制,设计了一种新型分组卷积码,它结合了分组码和卷积码的优点,具有高传输效率、低时延及高可靠性的特点。介绍了分组卷积码的基本思想,给出了分组卷积码的生成矩阵和校验矩阵,并通过编译码例子展示了分组卷积码的整个编码和译码过程;对传输效率及误码率性能进行了分析;通过计算机仿真,比较了分组卷积码和传统卷积码的误比特率。结果表明:与传统卷积码相比,分组卷积码具有更高的传输效率,而误比特率基本相同。     

基于ME算法的RS译码器的原理和FPGA实现

RS（Reed—Solomon）码是具有很强纠错能力的线性分组码,广泛应用于各种通信和存储系统中。文中设计的译码器采用修正的欧几里德算法（MEA）,并在实现中采用公共项提取算法有效地优化了乘法器,以迭代、复用等方法降低了RS码译码硬件实现的复杂度。并用Verilog-HDL语言实现了RS（255,239）码的译码器各个模块的功能。     

时间分数阶电报方程的一种解技巧

提出了求解时间分数阶电报方程的一种计算有效的解技巧.我们考虑了带初边值条件的时间分数阶电报方程的解问题,借助于变量分离技巧和Adomian分解法,得到该问题分别在齐次和非齐次Dirichlet边界条件下的解析解和近似解,它们都可显式地表示成级数形式,从而易于近似数值计算.     

业余无线电活动在中国

与西方国家相比,中国的业余无线电活动起步较晚。但在艰苦的战争年代,大江南北的"火腿"们通过无线电进行通信,谱写了一段爱国团结的篇章。而今,随着个人业余电台的开放,尤其是近十年来,在中国无线电运动协会的积极推动和组织下,我国业余无线电爱好者人数在高速增加,业余电台用户数以万计,无线电爱好者队伍正日益壮大。     

基于FPGA的Turbo码译码实验平台设计

实现一种基于FPGA的Turbo译码器实验平台,包括译码数学模型、FPGA实现方案、测试结果及分析。系统采用一个通用硬件平台和模块化的软件设计,可对译码算法和迭代次数进行可视化设置。通过仿真与实际测试,结果正确且工作稳定可靠。     

基于短时帧通信系统的Turbo码帧结束方案研究

在介绍Turbo编译码结构和原理的基础上讨论了确定或估计接收信息帽诉方案,然后对短时帧通信系统中应用Turbo码时不同帧结束文豪译码性能的影响进行研究,最后给出仿真结果及比较性分析。     

极化码串行抵消译码算法的改进设计

极化码是基于信道极化(Channel Polarization)现象,首次以构造性的方法逼近信道容量的码。尽管极化码的编码和译码都具有较低的复杂度,但在中短码长时,极化码的性能并不理想,甚至不如LDPC和Turbo码。针对这一问题,提出了一种采用CRC作为内码,并与极化码级联的方案。与现有方案不同的是算法在译码时仅对内码位之间的位采用列表译,从而获得较低的译码复杂度。从仿真结果看,算法在BEC信道下可以显著地提高极化码的性能,并接近最大似然译码的性能;在AWGN信道下可以获得0.5dB的性能改善。     

一类广义半线性电报方程整体解的存在性

在古典意义下,利用Banach不动点定理,研究了一维空间中一类具有初值问题的半线性电报方程整体解的存在唯一性.     

准正交空时分组码自适应设计方案与性能分析

准正交空时分组码园其牺牲部分正交性来换取全速率而无法实现全分集,在巳知信道状态信息的前提下,为最大限度降低数据符号彼此干扰,争取获得最大分集,提出两种准正交空时编码的自适应设计方案,并对其性能进行理论分析与比较,结果显示:两种自适应方案都能大大减小误码率;和增加自适应因子的方案相比,与波束形成技术相结合的自适应设计方案性能更为出色,但其增加了运算复杂度.     

一种用于Turbo码高速译码器的无冲突实时交织器

针对LTE系统高速率数据的传输要求,提出一种可用于Turbo码高速并行译码器中的无冲突实时QPP交织器,该交织器能够在译码的前后向递推过程中提供并行实时的交织地址,并降低了QPP交织计算的复杂度;仿真表明这种实现方法的正确性。