首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   577篇
  免费   31篇
  国内免费   70篇
系统科学   45篇
丛书文集   24篇
教育与普及   6篇
理论与方法论   5篇
现状及发展   7篇
综合类   591篇
  2024年   1篇
  2023年   7篇
  2022年   6篇
  2021年   12篇
  2020年   11篇
  2019年   8篇
  2018年   7篇
  2017年   5篇
  2016年   6篇
  2015年   22篇
  2014年   21篇
  2013年   35篇
  2012年   31篇
  2011年   29篇
  2010年   46篇
  2009年   45篇
  2008年   37篇
  2007年   32篇
  2006年   47篇
  2005年   32篇
  2004年   25篇
  2003年   30篇
  2002年   29篇
  2001年   27篇
  2000年   24篇
  1999年   12篇
  1998年   15篇
  1997年   13篇
  1996年   13篇
  1995年   8篇
  1994年   9篇
  1993年   3篇
  1992年   5篇
  1991年   12篇
  1990年   4篇
  1989年   4篇
  1988年   3篇
  1986年   2篇
排序方式: 共有678条查询结果,搜索用时 0 毫秒
61.
为了在译码性能和复杂度之间获得更好的折中,提出两种Reed-Solomon码的符号级软判决译码算法:一种将置信度排序译码集成到Chase译码的组合译码算法;另一种则采用逐级选择测试序列集的广义Chase-2译码算法。二者在一定的场合能够充分利用软判决信息。仿真结果表明,第一种算法在译码复杂度较低时,能够获得很好的综合性能;而第二种算法则具有很好的灵活性,且在译码复杂度可接受的范围内具有很好的综合性能。两种算法在一些场合中都能获得比目前其它一些常用的符号级软判决译码算法更好的综合性能。  相似文献   
62.
把PKC诉破译归结为其等效密码体制的破译,建立了用矩阵方程组求等效秘密密钥的方法,研究了解该类矩阵方程组的算法,实现了PKCY的唯公开密钥快速破译。  相似文献   
63.
提出一种性能接近联合界的北斗B1I信号BCH码译码算法. 以北斗卫星导航系统B1I公开服务信号ICD为基础,分析导航电文的BCH(15,11)编码的纠错能力和联合界,针对ICD标准译码算法的编码增益低和译码失败门限高提出改进算法. 以Chase算法为基础提出一种新的BCH编码软判决译码算法,使用格雷码排序优化伴随式计算,证明最大相关性与最小欧氏距离的等价关系,优化算法在不损失编码增益的条件下复杂度降低50%. 仿真结果表明在误码率10-5时距离联合界仅0.01 dB,新算法可获得2.5 dB的编码增益,译码失败门限从4.4 dB下降到1.2 dB.   相似文献   
64.
徐世波 《科技资讯》2011,(19):8-9,11
针对电报收发系统中对数据传输技术的需求,在UDP数据传输的基础上,利用超时重发、拥塞避免等级制设计了一种新型数据报传输协议。  相似文献   
65.
在当今各种测控仪表中,尤其是智能化仪表都需要直观地将结果或各种参数显示出来,这就涉及到显示器的驱动问题,大多采用驱动集成电路如MC14499、75452、CD14513等,但这些芯片可驱动的位数较少.本文介绍的ICM7218B芯片可驱动8位LED数码管,并且可十分方便的与微处理器接口,因此被广泛地应用于各种测控仪表中.  相似文献   
66.
给出了一种独具特色的通讯控制系统。该系统适用于实验室等部门,对于提高实验室的管理水平具有现实意义。  相似文献   
67.
在区域{(x,t)|x∈R,0〈t〈L/√|ε|}中,研究了一类具有初值问题的弱半线性电报方程解的适定性问题,给出了解在这个区域上形式近似解的渐近合理性,并给出了所得渐近理论的应用.  相似文献   
68.
69.
本文对二输入端的多址信道构造了一类线性δ-可译码,它具有较强的纠错能力,且编译码简便,能够灵活地设计出满足各种性能要求的δ-可译码。本文提出了伪纠错译码法,该方法适用于二输入端的多址信道。基于这种译码方法,本文提出了几种快速的线性δ-可译码的译码方案。  相似文献   
70.
Viterbi译码器的FPGA实现技术研究   总被引:1,自引:0,他引:1  
提出了一种实现高速并行Viterbi译码器的结构,并且将SMDO法^[1]用于幸存路径存储和输出模块部分.本设计已基于FPGA得以实现,获得了译码速度快、延时小的效果.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号