融合ADC和FPGA的通信系统自适应调制与解调技术研究

为提升通信系统信号调制解调的效果,研究结合模数转换器(ADC)和现场可编程门阵列(FPGA)设计自适应调制解调方案。ADC负责将模拟信号转换为数字信号,FPGA承担信号处理的任务,它可以根据实际信道条件和传输要求,动态选择最适合的调制方式和解调方式。实验数据显示,传入FPGA内部的信号通过脉冲宽度调制(PWM)和ADC解调后,其误码率最低为19.183%。相比于传统FPGA解调的方法,ADC解调后的信号具有较低的误码率,能够提升通信组网技术的应用效果。     

基于IEEE1588的光纤通信同步系统

为了提高同步系统的时间精度,本文基于IEEE1588以及FPGA协议设计了带有透明时钟(TC)的交换机系统。该系统只用在MAC层对数据报进行处理,减少了数据报在交换机中的驻留时间,消除了由边界时钟(BC)引起的环路控制的影响,提升了系统的性能。     

一种用于高速高精度DAC的数字校准方法

提出了一种适用于14bit 200MHz数模转换器的数字校准电路模块.在非校准状态,该模块仅仅将输入数据进行相应的编码转换,在校准状态时,该模块不仅对输入信号流进行编码转换,还提供额外的校准控制信号,用来控制DAC中模拟电路进行校准.该模块采用SMIC CMOS 0.18μm 1P6M工艺,电源电压为1.8V.最终芯片测试结果表明,在200MHz工作频率下,该模块能够将数模转换器的SFDR最大提高27dB.     

基于增量调制的CMX639及其应用

CMX639是一种单片全双工增量调制解调器(CVSD)芯片，它将输入，输出滤波器，编、解码器，时钟发生器和逻辑控制电路集成在一起。该芯片用线性双极性与集成注入逻辑兼容的集成电路制造工艺制成，采用双积分增量调制技术，具有四种可编程工作模式，两种可选择压扩算法，从而使电路设计大为简化，电路的工作可靠性，稳定性显著提高，成本大为降低。可在用户线电路,手机，多路传输系统及保密电路中应用。     

基于门控时钟技术的时钟树低功耗研究

以TSMC 40 nm工艺为基础,使用Synopsys最新布局布线工具ICCII进行时钟树综合.首先利用传统门控时钟技术来降低时钟树动态功耗,在此基础上,提出了一种有别于传统门控时钟技术的新方法.实验结果表明,传统门控时钟方法在两种不同的场景(scenario)下分别降低动态功耗75.36 mW和136.84 mW,虽然不同scenario降低的动态功耗值不同,但是降低功耗的效果是一样的,降低幅度均为22%.新方法又可以进一步降低34.05 mW的动态功耗,降低幅度为12.5%,低功耗效果显著.     

一种新型实时时钟芯片温度误差补偿方法

采用累积误差实时数字补偿技术,当温度误差累积时间达到1个时钟周期时,在产生1 Hz频率方波的计数器上采取相应的操作,少加一次或者多加一次来补偿之前的频率总误差,使实时时钟在-40～85℃动态温度范围内的精度达到5.0×10-7.仿真结果表明,1 a的时间时钟最大误差不到1min,累积误差实时补偿的方法达到期望的补偿精度...     

《左传》叙事文学价值论略

《左传》既是历史著作 ,又是文学著作 ,具有双重性质和双重功能。文章从历史写作和叙事文学存在着部分交叠关系入手 ,就写作材料、材料的加工方式、作品成就、社会功能等方面 ,对《左传》叙事文学的特点和成就作了深入剖析 ,高度肯定了《左传》在叙事文学历史中的地位和价值     

两路并行高速数据采集与处理系统的设计与实现

提出采用两种高速A/D转换器与高速RAM进行高速数据采集的方案论述及其软硬件设计。而处理环节采用单片机进行。该系统可广泛应用于数字存储示波器、瞬态信号记录仪、频谱分析以及电力电缆故障检测等领域。     

基于ARM的通用型智能控制器信号采集系统的设计

基于ARM的通用型智能控制器信号采集系统建立在μC／OS-Ⅱ实时操作系统之上,通过μC／OS—Ⅱ内核的任务调度,大大提高了系统的实时性和可靠性。该系统可以通过串口、USB口或以太网与上位机或其它设备进行通讯,同时还设计了外扩展的ADC,满足了不同场合数据采集的要求,有一定的推广应用价值。     

基于Proteus的单片机实时时钟的仿真设计

Proteus是目前最先进的单片机CPU和外围电路仿真工具之一。本文介绍了单片机仿真软件Proteus的特点,并结合实时时钟电路的实例详细介绍了使用Proteus进行电路设计与仿真的过程及方法,旨在为单片机爱好者和技术人员提供了一个很好的学习平台。