嵌入式软件测试策略研究

嵌入式实时系统的应用越来越广泛，其可靠性更加依赖于嵌入式软件的质量。对嵌入式软件进行测试是提高其质量的重要手段之一。本文主要研究了嵌入式软件的测试策略，分别讨论了基于主机的仿真环境下和基于目标机平台下如何测试嵌入式软件。     

数字校园建设中的资源整合研究

许多学校在信息化建设的初期通过引入或者自行开发各种业务管理系统，实现了部分管理的自动化,使得校园网络资源利用率得到了提高。但是这种发展同时也带来了一些问题，由于应用系统在不同时间由不同人群研发完成，缺乏全局的系统规划，从而容易造成各个系统间相互孤立，各个应用相互之间没有、或者有很少的接口；各个部门间业务也是独立运行，极少有组织功能上的衔接；应用系统之间的信息无法共享、无法交换，这些都影响了整个学校的工作效率，导致资源浪费。     

以病人为中心,数字化医院信息共享的可行性探索

本文通过对我国医院信息系统之间数据交换与信息共享存在的问题,在研究和分析国际医疗卫生领域信息系统指标体系及交换协议(HL7)基础之上,提出只有建立"以病人为中心"的数字医院,才能从根本上加快实现我国医院管理信息化的发展。研究如何建立"以病人为中心"的医疗信息系统,促进信息共享,将是我国医院发展的根本方向。     

基于.Net平台和Web Service技术的政府GIS的构建

为了解决政府GIS中办公、业务数据与GIS数据之间的共享、系统的响应速度和执行效率的问题,采用理论分析和实验的方法,分析政府GIS特点、.NET平台和Web Service构建新型政府GIS的技术优势。在实践基础上,设计了一种新的基于.Net控件的客户端和基于Web服务相结合政府GIS原型实验系统。通过具体实验系统,实现办公、业务数据与GIS数据之间的共享,有效解决系统并发控制与数据传输,提高系统的响应速度和执行效率。     

基于FPGA的数字传输抖动损伤的可控化实现方法

为了在室内模拟出一套可控的抖动损伤加载系统,省去数字传输网的各种设备室外调试耗费的大量的人力、时间和经费,本文首先简要分析了数字传输抖动产生的原因以及其对网络性能的影响.其次提出了利用正弦调制的方法进行抖动模拟,给出了双直接数字频率合成器(DDS)结构的实现方案.最后基于现场可编程逻辑阵列(FPGA)实现了中心频率、抖动频率和抖动峰-峰值均可控的抖动模拟算法.研究表明,采用双DDS结构实现抖动模拟方法切实可行,具有一定的使用价值.该算法已经在信道模拟器对数字传输的损伤加载模拟中得到应用,效果良好.     

浅析生产高质量数字正射影像图的技术和质量控制

目前,数字正射影像图(DOM)的生产流程和作业方法基本成型,但由于在实际生产中多种因素的影响,最终成图的数字正射影像通常达不到人们所期望的效果。本文结合实际生产状况和长期的生产经验,对生产出高质量数字正射影像图的生产技术与质量控制方法进行探讨。     

网络控制系统仿真平台的设计与实现

基于MATLAB、NS2、Visual C ,采用软件组件设计思想,设计并实现了网络控制系统实时仿真平台NCS-RS(NCS-RealTime Simulation).NCS-RS主要包括Simulink控制器/被控对象模块、MATLAB数据接口模块、Visual C 网络接口模块以及NS2网络仿真模块,既发挥了NS2的网络仿真优势,又利用了MATLAB强大的控制系统仿真功能,很好的实现了对网络控制系统的实时仿真.最后,在仿真平台上进行了倒立摆网络控制系统的仿真实验,并分析了时延对控制品质和稳定性的影响.     

矿山的复合场理论、一体化模型及可视化技术

从矿山工程数字化及可视化的角度,提出了矿山复合场的概念及其内涵.基于矿山数字化和信息技术现状及发展趋势,阐述了建立矿山复合场的一体化数字模型的意义.面向"数字矿山"技术发展和系统建设的需求,归纳了矿山复合场的三维可视化仿真的研究内容和关键技术.以矿山复合场的钻孔、矿体和井巷工程子集为具体研究对象,建立了基于WEB的钻孔、矿体和井巷工程的三维可视化仿真系统原型,举例说明了构建矿山复合场的一体化数字模型和发展矿山复合场的三维可视化仿真系统的前景.     

采用Daubechies4小波变换简化DEM数据

首先分析了小波分析(WA)的特点和数字高程模型(DEM)的特性,说明多进制率小波变换可以在DEM数据简化和影像金字塔模型构建中发挥重要作用.为了说明实际效果,作者使用Daubechies4小波变换公式对某一地区的DEM数据进行多进制小波变换,并且选取一系列已知点验算DEM的简化误差.试验结果表明,简化样本之间保持了较好的地形相似性,并且表明简化误差的引入可以控制DEM的简化程度.     

基于VHDL的数字密码锁的设计与实现

数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括11个模块,各模块由相应的VHDL程序具体实现并分别进行了MAX＋PLUSⅡ时序仿真.最后,在MAX＋PLUSⅡ环境下进行了整体电路的模拟仿真,结果表明,整个设计满足要求.