大电流多输出开关型稳压电源的实现

为解决大电流多输出稳压电源在输出功率时其辅助输出路的稳压和限流较难的问题，利用磁饱和特性，提出一种后相校正技术，并据此原理设计出了一种新型开关电源装置．仿真与实验结果表明，该稳压电源的效率达85％，电压稳定度达98．5％．将该稳压电源应用于实际工程中，发现其具有实用价值与推广意义。     

小电流系统单相接地故障分析

介绍了变电运行中小电流系统在单相接地后存在的问题，通过对小接地系统发生单相接地与电压互感器保险熔断时现象的比较，为变电运行人员提供了分析判断系统故障原因的方法。     

浅谈中性点非直接接地系统单相接地故障

本文就中性点非直接接地系统单相接地的现象、危害进行了分析,进一步阐述了寻找接地点的办法及防御措施。     

Effect of New O-Superfamily Conotoxin on Voltage-Activated Currents of Hippocampal Neurons

The effects of a new O-superfamily conotoxin, SO3, on sodium current (INa), transient A-type potassium currents (IA), and delayed rectified potassium currents (IK), were examined in cultured rat hippocampal neurons using the whole-cell patch clamp technique. Addition of SO3 caused a concentration-dependent, rapidly developing, and reversible inhibition of voltage-activated currents. The IC50 values for the blockage of INa, IA, and IK were calculated as 0.49, 33.9, and 7.6 μmol/L, respectively. The determined Hill coefficients were 1.7, 0.6, and 1.2, respectively. These results indicate that SO3 can selectively inhibit neuronal sodium and potassium currents.     

用对称分量法分析三相异步电动机的断相运行

应用对称分量法对三相异步电动机断相运行进行了理论分析,得出断相运行时电动机电磁转矩和电流的变化情况,针对正序定子电流和负序定子电流的关系,提出了简便易行的断相运行保护判据.     

宽电压输入多端输出开关电源的设计

设计了一种基于电流型PWM控制芯片UC3842的多端反激式开关电源,对芯片外围电路进行了计算,高频电压器不仅实现了电气隔离和电源的多路输出,还具有储存能量的作用。采用精密并联稳压器TL431进行闭环控制,使用光耦器件作为调节环节,既可以控制芯片工况又能利用光耦隔离阻断强电对芯片控制电路的干扰。提出了一种基于纹波电流选取稳压滤波电容的方法,将电容的利用率提高从而延长电源的使用寿命。最后通过实验验证了设计电路的合理性,实验表明所设计的电源具有稳压性能优良、电压调整率低等优点。     

基于PT 二次侧测量配网电容电流现场试验方法的探讨

比较和分析利用PT二次注入信号法与一次中性点电容测试法的现场实测结果，经分析得出中性点电容法无法测量不含接地变的配网电容电流，而PT二次信号注入法与现场调谐法测量进行比较，发现该方法误差很小，测试安全、高效，证明该方法具有工程实用性和有效性。     

山林地区配网接地故障定位方法探讨

当山林地区的配网线路发生单相接地故障时，快速实现故障定位可有效避免故障排查人员盲目进入山林线路走廊带来的人身安全风险，并能快速复电。本文对利用故障特征量和注入信号法等原理进行故障定位的方法进行了对比和分析，探讨了适用于山林地区配电系统的故障定位方法。     

交流滤波器差动保护的研究

本文根据直流输电中交流滤波器自身的特点,提出一种有别于常规差动的差动动作判据,阐述了该差动保护的计算整定,并分析此判据下交流滤波器在各种故障下差动保护的动作行为。同时,辅以南方电网在许继集团的交流滤波器保护装置RTDS试验中的数据和波形为佐证。综合分析后得出,该差动保护判据可以很好地应用于直流输电中的交流滤波器差动保护。     

0.18μm CMOS高集成度可编程分频器的设计

采用标准0.18 μm CMOS工艺,提出了一种高集成度可编程分频器.该电路所采用技术的新颖之处在于：基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑.仿真结果表明,在1.8V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW.