C语言循环嵌套结构教学设计探究

C程序循环嵌套结构设计是C程序循环结构教学一章的重点与难点内容,是后续数据结构课程算法实现中使用频率最多的语句,是进行复杂程序设计的基础.该文将针对初学者实际情况,通过教学实例的设计,由浅入深,采用类比、启发等多种教学方法,分析循环嵌套结构程序的设计思路与设计方法,帮助学生掌握C语言循环嵌套结构设计的实质,提高利用循环嵌套结构解决实际问题的能力.     

一个基于FSM测试自动化方案与实现

测试自动化是软件测试追求的目标.文章对一个基于FSM测试自动化方案及实现开展研究,给出了基于FSM的测试用例自动生成、测试用例自动执行以及结果自动比较的过程,并提出实现方法;以项目CQMIS为例,使用自动化测试工具RFT,依据提出的基于FSM测试方案实施自动化测试,效果良好.     

一种采用电流缓冲器的反嵌套密勒补偿型LDO

为了提高低压差线性稳压器(low dropout regulator, LDO)在全负载电流范围内的稳定性,提出了一种采用电流缓冲器的反嵌套密勒补偿结构(reverse nested miller compensation with current buffers, RNMCCB)的LDO,外部补偿环使用电流镜作为反相电流缓冲器,内部补偿环使用共栅级放大器作为电流缓冲器。该补偿结构不需要额外的晶体管,保证了LDO的负反馈性质;引入两个左半平面的零点,增加了电路的相位裕度。仿真结果表明,在轻载(1 mA)至重载(600 mA)、输出电容为0.1～5μF环境下,最小相位裕度为38°,输出电压的下冲为10.6 mV,上冲为11.7 mV,达到设计要求。     

基于战术机动动作的作战飞机武器投放规划研究

以飞行员惯常使用的基本战术机动动作为对象,展开了对空对地攻击中武器投放过程的规划研究。采用有限状态机模型对典型的战术机动动作进行了建模,实现了对机动过程中飞行模态的准确控制。针对规划求解困难的问题,设计了基于人工免疫系统的规划算法框架,利用生物免疫系统的优良机理,提高了规划求解的速度,避免了规划解的局部收敛。仿真实验表明,规划算法求解速度较快,规划出的机动序列衔接较好,轨迹的各种战术指标符合任务要求。     

基于BCAM的非状态机高速无感截获系统

对网络中流通的数据进行截获分析是限制和打击网络黑客和网络犯罪的重要手段。然而目前基于有限状态机的截获算法由于实现成本和复杂度的限制,吞吐量较低,难以满足网络核心级的截获速度要求。该文以高速无感截获为目标,利用基于BCAM(b inary con ten t access ib le m em ory)的非状态机结构提出了一种可实现无感截获的高效易行方案。该方案从减少系统成本和实现复杂度出发,通过原创性地采用BCAM避开了设计状态机所需的复杂硬件结构,使方案更简洁高效,同时降低了系统成本,实现了汉字的高速过滤截获,能满足网络核心级,例如O c48链路速度(即2.5G b/s)无感截获系统的要求。     

基于国产FPGA的星载Nor Flash控制器设计与验证

为满足航天星载存储系统进一步提高数据传输速率和系统可靠性,降低定制成本等需求,设计了一款基于国产宇航级可编程逻辑门阵列(field programmable gata array,FPGA)的Nor Flash控制器.该控制器针对Nor Flash编程和擦除操作速度较慢等问题,采用了解锁省略策略与增设写入缓冲器编程算法...     

一种嵌套式X型结构的高阻尼隔振器性能研究

在不减小刚度的情况下,为了实现隔振器高阻尼输出的隔振目标,首次提出一种基于嵌套式X型结构的高阻尼隔振器.在建立隔振系统动力学模型基础上,首先,给出了隔振系统的等效阻尼,并研究其非线性变化特性.然后,采用谐波平衡法给出了隔振系统的力传递率.以力传递率为基准,对隔振器系统的减隔振性能以及设计参数的灵敏度进行了分析.最后,通过实验验证了理论模型的有效性和解析结果的准确性.结果表明,与常规线性隔振器相比,采用相同设计参数的嵌套式X型结构高阻尼隔振器可大幅度提高系统输出阻尼,并且其隔振特性可通过各个设计参数灵活调整.相关研究成果可为高阻尼隔振器的设计与应用提供理论依据.     

基于WTLS的无线网安全模型与终端实现

无线传输层安全协议(WTLS)原本专门用来与WAP传输协议配套使用，但它也广泛用于无线终端之间的安全通讯。分析三种通用的WAP安全模型，提出一种利用状态机在无线终端上实现WTLS的方法。     

基于FPGA的通用异步收发传输器控制FLASH存储系统设计

为了解决测井数据文件的存储问题,提出了一种基于FPGA实现通用异步收发传输器(UART)控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解,以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机,实现了UART控制FLASH的读、写、擦除操作;并给出了UART控制FLASH的数学模型。采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。     

基于FPGA的8路RS232信号转换

为了提高工作效率,节省系统资源,解决I/O引脚不足问题,提出了一种基于FPGA的多路异步串行数据接入和复用的设计。该设计使用VHDL硬件描述语言,对UART接收和发送模块、时分复用模块在Xilinx ISE环境下进行设计与仿真,实现了将8路RS232信号转换为1路LVDS信号的功能,使其可以接入图像处理硬件平台进行处理。