LLR calculation for LDPC coded SCBT in 60 GHz WPAN

The single-carrier block transmission (SCBT), a.k.a., single-carrier frequency-domain equalization (SC-FDE), is being considered as an option technique for the wireless personal area network (WPAN) operating at 60 GHz. It is found that for residential environment, in non-line-of-sight (NLOS) multi-path channels, the SCBT is much more effective to combat the inter-symbol interference (ISI) compared with orthogonal frequency division multiplexing (OFDM). Low-density parity-check (LDPC) codes are a class of linear block codes which provide near capacity performance on a large collection of data transmission and storage channels while simultaneously admitting implementable decoders. To facilitate using LDPC codes for SCBT system, a new log-likelihood ratio (LLR) calculation method is proposed based on pilot symbols (PS). Golay Sequences whose sum autocorrelation has a unique peak and zero sidelobe are used for creating the PS. The position and length of the PS are not fixed in the data blocks. The simulation results show that the proposed method can significantly improve the LDPC decoding performance in SCBT system. This is very promising to support ultra high-data-rate wireless transmission.     

基于改进双参数算法的LDPC编译码器设计

室内信道环境特点要求超宽带(UWB)通信系统的信道编译码器具有高吞吐率和兼容不同码长码率等特点.该文提出一种选取校验矩阵的改进双参数算法和一种环形Manchester进位链高速加法器电路单元,改进了低密度奇偶校验(LDPC)码的编译码器设计,使它兼具原双参数法的高纠错性能和单参数法的高吞吐率优势,并能动态地配置码长、码率、校验矩阵等参数.该LDPC编译码器已应用于室内超宽带无线传输系统.理论分析和实际测试表明,该算法和电路改进能够实现高数据吞吐率,并保证系统性能.     

Comparison of Parallelization Strategies for Min-Sum Decoding of Irregular LDPC Codes

Low-Density Parity-Check （LDPC） codes are powerful error correcting codes. LDPC decoders have been implemented as efficient error correction codes on dedicated VLSI hardware architectures in recent years. This paper describes two strategies to parallelize min-sum decoding of irregular LDPC codes. The first implements min-sum LDPC decoders on multicore platforms using OpenMP, while the other uses the Compute Unified Device Architecture （CUDA） to parallelize LDPC decoding on Graphics Processing Units （GPUs）. Empirical studies on data with various scales show that the performance of these decoding processes is improved by these parallel strategies and the GPUs provide more efficient, fast implementation decoder.     

一种利用数据库字段有效位数实现的数字水印技术

文中对关系数据库中的数字水印技术和算法做了介绍,并结合数字通信技术中的差错控制理论,通过在数据库中数值型字段值的有效位数中嵌入水印信息的方式,提出了一种将具有实际意义的水印信息嵌入到关系数据库中的数据库数字水印算法。实验结果和理论分析均表明,本算法针对关系数据库的特性,具有鲁棒性强、隐蔽性好、可借助改变参数取值调节可嵌入的信息量等特点。本算法对于保护关系数据库的版权具有现实意义。     

基于压缩感知重建去噪后的LDPC译码算法

针对LDPC译码前的噪声问题,提出一种基于压缩感知重建去噪后的LDPC译码算法.首先,在接收端使用CS算法对系统的接收信号进行观测,恢复,消除信道传输过程中的噪声信息;然后,将恢复信号直接作为接收信号送入LDPC的译码器.仿真计算证明,这种改进的算法能有效减少噪声影响,降低LDPC的误码率,提高系统译码性能,在码长为512时,误码率可降低到10-5,并且受稀疏度,传输速率和CS重构算法影响.对比4种CS重构的贪婪算法,SP算法得到的效果较好.     

在二元AWGN信道下规则LDPC码的性能仿真

介绍了规则LDPC码的构造方式和译码算法;在二元AWGN（加性白高斯噪声）环境下,对不同的参数条件,从传输误码性能和译码复杂度两方面,将规则LDPC码与Turbo码进行了对比．仿真结果表明规则LDPC码在中短帧传输下具有良好的性能,这对LDPC码投入实际应用具有重要的意义．     

一种构造八环准循环LDLC码的搜索算法

为了找到一种结构简单,又具有逼近香农限的线性码,应用构造准循环LDPC（low density parity check）码的算法思想,结合LDLC（low density lattice codes）的特点,对该算法进行改进,用以构造八环LDLC校验矩阵。保证LDLC生成序列在各行或各列中顺序和正负号的随机性以及在每行每列中元素分布的均匀性。同时分析了该算法的复杂度。在AWGN信道下仿真结果显示：用这种算法构造的八环LDLC的性能明显地好于现有的六环LDLC码的性能。     

一种混合纠错算法及其单片机软件实现

本文给出一种ＣＲＣ的奇校验巧妙结合的检错纠错编码算法。该算法软件实现方便，可显著降低无线通信的误码率。     

三级分布式系统中间级实时通讯的实现

结合织机监控管理系统，介绍了三级分布式系统中间级进行上下位实时通讯的方法，此方法能保证数据传递的准确性和可靠性     

定码长多码率QC-LDPC码的构造

通信系统通常需要支持多种码率的信道编码以适应不同的信道条件。为了简化系统实现的复杂度,该文提出了一种码长固定、兼容多码率、准循环低密度奇偶校验(QC-LDPC)码的构造方法。该方法利用修正的渐进边增长(PEG)Reed-Solomon(RS)码算法生成母码的校验矩阵,结合校验矩阵的行合并得到具有相同结构的多码率QC-LDPC码的校验矩阵。在译码时多码率LDPC码可以共用同一个译码器,从而大大减少了译码的硬件资源。实验结果表明:该方法生成的多码率LDPC码的性能均优于第二代欧洲数字地面电视广播传输标准(DVB-T2)中对应码率的码,且译码器硬件资源与单码率的LDPC译码器相当。