大功率白光LED倒装焊方法研究

介绍了一种大功率、高亮度LED倒装散热封装技术。采用背面出光的蓝宝石LED芯片,倒装焊接在有静电放电（LED）保护电路的硅基板上。该封装技术针对传统LED出光效率低下和散热问题做出了改进,有效提高了LED芯片的寿命,降低了制造成本。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

用C++ Builder实现COM包容

指出了组件对象模型(COM)是微软公司用于描述可重用对象的标准规范，是面向对象技术的扩充．也是DCOM和COM^ 的技术基础．提出了遵循COM标准的组件可被组合起来形成应用，而组件的改造主要有包容，聚合和继承等几种技术，并通过实例加以说明．     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

DVI接口技术在彩色FED显示系统中的应用

介绍了数字视频接口DVI接口规范,论述了SiI161A芯片内部功能结构、工作时序以及在彩色FED平板显示器件视频驱动电路中的应用.提出了基于SiI161A的硬件电路设计方案,此电路方案已在63.5 cm彩色FED驱动系统中使用,为系统提供多种分辨率优质的数字视频信号.采用DVI数字视频接口技术研制出了能驱动显示VGA分辨率的印刷型FED视频显示系统.该样机能显示彩色视频图像,图像亮度已达410 cd/m2、对比度达1 010∶1,电路灰度等级达256级,有效显示对角线尺寸为63.5 cm.     

基于编码调制视觉诱发电位脑机接口滤波算法的性能比较

脑机接口(brain-computer interface,BCI)的分类性能一定程度上取决于对脑电信号的预处理方法,这项研究提出了一种空域时域滤波的预处理方法,以解决人类视觉系统中的潜伏延迟对编码调制视觉诱发电位(c-VEP) BCI的目标识别性能的影响。基于一个平均信号和单次试验信号之间的最小均方误差(the least mean square error,LMSE)创建时域空域滤波器,并且通过最小绝对收缩和选择算子(the least absolute shrinkage and selection operator,LASSO)将稀疏约束应用于滤波器的权重系数,并用模板匹配法来对目标进行识别。将算法应用于由63比特的M序列及其循环移位序列调制的16个目标的c-VEP BCI,并与通用的空域滤波算法典型相关分析(CCA)及空域时域逆滤波算法进行比较。结果表明本研究所提出的算法在分类准确率方面优于其他两种算法。     

中厚板轧机液压辊缝控制系统研究及其PLC实现

基于某中厚板轧机液压AGC计算机控制系统的设计和调试实践,对液压辊缝控制系统(HAPC)控制模型进行了理论研究,介绍了用PLC实现HAPC控制的系统配置,对采用PLC进行HAPC控制遇到的一些特殊问题进行了详细阐述·开创了PLC系统用于HAPC的先例,对于类似系统设计有一定的借鉴意义·     

模拟示波器数字化存储功能的设计

设计的电子系统由大规模可编程逻辑器件PLD，模／数(A／D)转换电路、数／摸(D／A)转换电路、存储电路、比较触发电路、放大器电路组成，重点论述了系统构思、计算和设计过程，本设计的实现，能使模拟示波器具有数字化存储功能，成为简易数字存储示波器．     

基于TSV的3D IC层次化物理实现技术

随着集成电路特征尺寸逼近物理极限,硅通孔（TSV）实现层间互连的三维集成电路（3D IC）成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出了一种利用现有传统的EDA工具完成基于TSV的3D IC物理设计的流程.首先,用热应力模型将三维硅通孔投影成二维阻挡层,从而将三维集成电路设计转化成若干含阻挡层的二维集成电路分别实现;其次,针对超大尺寸基板芯片的时序收敛困难问题,提出了一种标准单元布局方法,通过在版图中划定若干固定放置区用于限定关键时序单元的摆放,并迭代确定这些关键单元在固定放置区中的位置,实现大尺寸芯片的时序收敛.基于所提出的三维集成电路设计流程完成了一款三维集成的网络路由芯片基板芯片的设计,结果表明,相比传统的设计流程,提出的3D IC物理设计流程可使超大尺寸基板芯片从时序无法收敛优化到可收敛并满足时序要求,验证了所提出的3D IC物理设计流程的可行性.     

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.