Design and Implementation of Hierarchy Cache Using Pagefile

This paper presents a novel hierarchy cache architecture for the purpose of optimizing IO performance. The main idea of the hierarchy cache is to use a few megabytes of RAM and a pagefile to form a two-level cache architecture. The pagefile is equivalent to the cache disk in DCD(Disk Caching Disk). The pagefile outperforms data disks, because data are accessed in different units and different ways. Small writes are collected in the RAM cache first, and data will be transferred to the pagefile in large writes later. When the system is idle, it will destage data from the pagefile to data disks. The performance test results show that the hierarchy cache can improve IO performance dramatically for small writes, and the mail server using the hierarchy cache driver can handle transactions about 2.2 times faster than the normal mail server. The hierarchy cache is implemented as a filter driver, so it‘s transparent to the current Windows 2000/Windows XP operating system.     

用FPGA实现嵌入式视频图像信号实时采集

提出了一种基于FPGA的嵌入式视频图像信号实时采集系统,采用SAA7111A对信号进行A/D变换,并用FPGA与SDRAM实现大容量的双帧缓存.详细说明双口存储器、有限状态机的实现及隔行扫描到逐行扫描的转换、乒乓互锁工作机制等.本系统可用在安全监控、工业图像检测、机器视觉等领域.     

基于数字波形合成技术的标准工频信号源

采用程控数字波形合成技术，通过单片微型计算机系统实现了工频标准信号源．首先通过软件运行算出所需波形的数据，再利用RAM数据读出技术经D／A转换后输出，最后经平滑滤波及相应放大器放大后得到工频电压、电流波形．硬件以AT89C52单片机为核心，人机界面采用键盘设定和LCD显示，软件采用C51编程．     

一种宽频任意波形发生器的实现研究

本文提出了一种采用双端口ＲＡＭ实现宽频带任意波形发生器的设计方法，克服了计算机数据传输速度对采样频率上限的限制．文中还讨论了任意波形发生器的硬件结构设计和波形的软件实现．实验结果表明本文提出的方法是可行的、有较高的应用价值．     

基于共享RAM的计算机与多单片机通信接口的实现

设计了计算机与多台MCS-51单片机通信接口电路．主计算机与各组主单片机之间、各组辅助单片机与各分单片机之间均采用RS-485接口实现远距离串行通信：各组主单片机与辅助单片机采用普通的SRAM作为共享RAM，通过仲裁电路、握手信号抢占共享RAM实现并行通信．此设计方案充分利用了系统资源，有效地实现了主计算机与多台MCS-51单片杌之间的远距离数据采集与管理．适用于智能小区的抄表系统等需要主计算机与多台单片机组成的测控系统中．     

异构多处理器体系下缓冲机制研究

嵌入式处理器不仅广泛应用于各种智能仪器中,而且作为控制接口板卡插入到PC机,形成了异构的多处理器系统。本文主要研究异构处理器间的缓冲技术,并针对PC-ARM之间的通讯问题,提出采用双端口RAM作为异构处理器间的缓冲机制。在阐述了双端口RAM的基本原理和双端口RAM的总线争用解决方案后,提出了异构处理器间双端口RAM缓冲模型,并给出了成功应用案例。在应用案例中,给出了双端口RAM缓冲区的区域划分方法——循环缓冲区法和二级缓冲——FIFO对列实现技术。     

基于SARAM的FIFO设计

FIFO芯片作为作为一种顺序操作的存储电路广泛应用多速率数据交换电路。对读写速度要求满足技术指标的前提下,完全可以采用FPGA＋RAM结构来替代FIFO芯片进行应用设计,具有较强的可移植性、可重构性。     

可编程时间控制器的设计

本文采用小规模数字集成电路和存储器ＲＡＭ２１１４组成可实现２４小时制,控制时间可以任意设定,控制精度为一分钟的可编程时间控制器,该控制器具有廉价,可靠性高,实用性广泛等优点。     

涂覆雷达吸波材料复杂目标RCS可视化计算

通过物理光学法 (PO)与阻抗边界条件 (IBC)结合求解涂覆雷达吸波材料 (RAM)复杂目标的面元散射 ,利用等效电流法 (ECM)与增量长度绕射系数 (ILDC)结合求解金属棱边散射 ,根据等效边缘电流求解介质边缘散射。利用非均匀有理B样条 (NURBS)曲面对目标进行几何建模。经过可视化电磁分析 ,在Windows 98/NT环境下求解涂覆RAM复杂目标的雷达散射截面 (RCS) ,与实验结果比较 ,获得令人满意的结果。     

空空导弹飞控软件实时仿真系统研究

飞控软件仿真技术已经成为现代化数字空空导弹研制的关键,如何对飞控软件进行验证是空空导弹研制的重点。分析了空空导弹飞控软件实时仿真系统实现的关键技术,建立Windows XP RTX实时操作系统平台和DSP嵌入式飞控软件调试系统,利用双口RAM实现数据交互,并采用外部硬件中断源协调各功能模块。以此为基础,设计了一套飞控软件仿真系统,联调测试表明,该仿真系统很好地解决了飞控软件的动态实时仿真问题。