多位快速加法器的设计

加法运算在计算机中是最基本的,也是最重要的运算。传统的快速加法器是使用超前进位加法器,但其存在着电路不规整,需要长线驱动等缺点。文章提出了采用二叉树法设计加法器的方法,用该方法实现的加法器,具有电路规整、易于扩展及速度快等优点。     

数字逻辑电路设计方法探讨

全加器是算术逻辑运算中非常重要的组成部分,对其深入探索、正确理解有极其重要的意义,通过对全加器的逻辑表达演变,采用不同器件,用多种方法设计出一位全加器,使实验者或产品开发者等在使用全加器时,根据具体条件,选择不同方法完成其功能,以达到对数字逻辑电路设计方法较全面的理解。     

基于SOA四波混频效应的全光全加器

基于半导体光放大器（SOA）的四波混频效应（FWM）,设计出同时实现全光“与”和“同或”逻辑功能的光逻辑门,并将它通过级联方式实现了一种全光全加器。利用OptiSystem光通信软件,研究信号光与泵浦光的波长间隔对FWM的影响,验证单个SOA同时输出逻辑“与”功能和“同或”逻辑功能的全光逻辑门可行性,通过软件仿真实现论文全光全加器的逻辑功能。     

基于MAXPLUSⅡ环境下的1位全加器的设计

介绍了基于Altera公司在Windows环境下开发的EDA软件工具MAXPLUSⅡ的1位全加器的设计，对使用到的一些EDA关键技术进行了分析和探讨。     

利用中规模集成电路进行逻辑设计

用基本逻辑门电路、多路数据选择器、译码器实现全加器的设计方法。     

一种高速全加器运算单元

对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。     

十进制全加器与十进制全减器及乘法器的T门网络设计

十值Ｔ门是一种多功能通用逻辑部件,具有独立的功能完备性,它可以实现任何组合逻辑和时序逻辑。使用十值Ｔ门设计出了十进制全加器,全减器及乘法器,并分别利用全加器与全减器构成了十进制加法器和减法器。     

两点量子元胞自动机全加器电路设计

针对两点量子元胞自动机在信号沿竖直方向进行取反操作时元胞容易发生翻转的问题,提出了一种将信号沿竖直方向的取反操作转移到水平方向的方法,并将此方法运用到两点量子元胞自动机的异或门结构以及基于此异或门结构的全加器电路的设计。利用遗传模拟退火算法对电路功能进行了仿真,仿真结果验证了该方法的可行性和正确性。与利用传统四点量子元胞自动机设计的全加器电路相比,文中设计的全加器电路所需的电子数和量子点数均减少了25%,电路集成度提高了6.2%。"     

流水线技术在PLD设计中的应用

本文通过阐述流水线工作原理,并将其用到ＰＬＣ设计中。在ＰＬＣ设计中使用流水线技术,能够提高系统速度,用八位全加器的工作,说明了流水线技术在ＰＬＤ设计中的应用。     

利用集成全加器设计码制转换电路

介绍了用集成超前进位全加器设计码制转换电路的理论和方法，并举例说明其应用。