全文获取类型
收费全文 | 577篇 |
免费 | 24篇 |
国内免费 | 18篇 |
专业分类
系统科学 | 18篇 |
丛书文集 | 23篇 |
教育与普及 | 11篇 |
理论与方法论 | 4篇 |
现状及发展 | 6篇 |
综合类 | 557篇 |
出版年
2024年 | 1篇 |
2023年 | 4篇 |
2022年 | 5篇 |
2021年 | 5篇 |
2020年 | 6篇 |
2019年 | 7篇 |
2018年 | 5篇 |
2017年 | 6篇 |
2016年 | 8篇 |
2015年 | 11篇 |
2014年 | 24篇 |
2013年 | 25篇 |
2012年 | 25篇 |
2011年 | 21篇 |
2010年 | 28篇 |
2009年 | 41篇 |
2008年 | 50篇 |
2007年 | 30篇 |
2006年 | 25篇 |
2005年 | 34篇 |
2004年 | 23篇 |
2003年 | 19篇 |
2002年 | 24篇 |
2001年 | 22篇 |
2000年 | 18篇 |
1999年 | 12篇 |
1998年 | 16篇 |
1997年 | 18篇 |
1996年 | 17篇 |
1995年 | 9篇 |
1994年 | 11篇 |
1993年 | 16篇 |
1992年 | 10篇 |
1991年 | 7篇 |
1990年 | 13篇 |
1989年 | 7篇 |
1988年 | 6篇 |
1987年 | 3篇 |
1986年 | 2篇 |
1985年 | 4篇 |
1965年 | 1篇 |
排序方式: 共有619条查询结果,搜索用时 296 毫秒
61.
《西安石油大学学报(自然科学版)》2014,(3)
采用局部非热平衡模型,在方腔左侧壁面温度正弦波变化的边界条件下,应用SIMPLER算法数值模拟研究了固体骨架发热多孔介质方腔内的稳态非达西自然对流,主要探讨了不同正弦波波动参数N、振幅A及方腔的高宽比M/L对方腔内自然对流与传热的影响规律。计算结果表明:方腔左侧壁面附近出现了周期性的正负变化的温度场分布,壁面局部传热系数出现了周期性的震荡现象;存在一个最佳温度波动参数N=3,此时流体相壁面的平均Nu达到最大值;存在一个最佳的方腔高宽比M/L=0!1,使得多孔介质方腔内自然对流传热效果最好,增加或减小高宽比都会在一定程度上削弱多孔介质方腔内的传热效果;相对于温度均一的边界条件,正弦波温度边界条件能够增大壁面的平均Nu数,起到强化传热的作用。 相似文献
62.
设计和调试了一台4MV静电加速器用高频离子源;研究了诸因素对离子源起弧的影响;测试并分析了束流与振荡器板压、离子源气压和引出电压的关系;在580V板压、8×10-4Pa气压1、.65kV引出电压和21kV聚焦电压的状态下,得到了束流为178μA的稳定离子束. 相似文献
63.
赵勇 《天津理工学院学报》1999,15(1):24-25,58
为了得到高质量的正弦信号,本文介绍了一种数字式的正弦信号发生器,以晶振为主振,以数字方法形成阶正弦信号,再经滤波而形成良好的正弦波形,实验表明,其频率稳定,幅度稳定,谐波失真小,波形良好。 相似文献
64.
缑新科 《兰州理工大学学报》1999,25(4):70-72
论述了一种集成射极耦合电流控制振荡器的原理,以此为基础设计出一种集成电流-频率转换器电路.模拟研究表明:这种转换器线性度好,频率范围宽,具有较广泛的使用价值 相似文献
65.
66.
基于MPU/PLL和CPLD技术的数字正弦信号发生器的设计与分析 总被引:3,自引:0,他引:3
直接数字波形合成式正弦波发生器,对于提高多功能校验仪的稳定性和准确度具有基础性意义.研究了基于微处理器(micm processorunit,MPU)、锁相环(phase lockedloop,PLL)和复杂可编程逻辑器件(complicated programmablelogicdevice,CPLD)技术的高精度,可调频、调相、调幅的双路数字合成正弦波发生器的设计方案.给出了调频、调相、调幅的实现方法和对设计要点的相关分析. 相似文献
67.
一种新的自相似流量模型的网络性能分析 总被引:1,自引:0,他引:1
网络流量的自相似性给流量控制和网络资源的管理带来了新的挑战。基于传统流量模型的网络性能结论和网络设计策略不能完全适用于具有自相似流量的高速网络中,采用较符合实际流量特征的、并具有自相似特性的随机过程——随机相位正弦波作为队列服务系统的输入流量模型,运用排队理论推导和分析了这种新的流量模型的网络性能,然后探讨了改善自相似流网络性能的流量控制方法和设想。 相似文献
68.
69.
1.8 V千兆以太网收发器低抖动时钟电路 总被引:2,自引:1,他引:1
采用新型的高速鉴频鉴相器(TSPC)、典型的抗抖动的电荷泵和对称负载差分延迟单元,设计了0.18 μm标准CMOS工艺、1.8 V工作电压的锁相环,经过系统稳定性验证和spice仿真,125 MHz的最大时钟输出在(75℃@TT)情况下,具有±3σ=70 ps左右的long-term低抖动.同时,在3种不同工艺下施加0.1 Vpeak-peak正弦电源噪声时,对电路的工作情况进行了仿真,均能很好满足电路设计的要求(对于1000 Base-T,Δt=8 ns/16=500 ps,根据时钟恢复算法的仿真,较严格peak-peak抖动要求约为(2%~3%)×baud=160~240 ps). 相似文献
70.
用于高速PLL的CMOS电荷泵电路 总被引:8,自引:0,他引:8
提出了一种应用于高速锁相环中的新型CMOS电荷泵电路.电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动.电路采用chartered0.35μm 3.3 V CMOS工艺实现,模拟结果表明电流源输出电压在1~3V区间变化,其输出电流基本无变化,上下电流的失配率小于0.6%,具有很高的匹配性.在3.3V电源电压下,电荷泵输出电压的范围为0~3.1V,具有宽摆幅和低抖动(约0.2mV)等优点,能很好地满足高速锁相环的性能要求. 相似文献