多码DS/CDMA传输自适应系统的序列优化

为了优化多码DS/CDMA系统性能，提出了一种自适应序列优化及功率控制方法，通过优化系统扩频码设计，使系统能有效地克服多径多址干扰，降低系统传输功率。此方法中，为提高接收端用户的信号干扰噪声比(SINR)提出了一种快速收敛的优化序列设计算法，通过优化发送扩频序列和接收解扩序列，降低了多址干扰，提高了多径分集增益；过调整发射功率，使接收端达到设定服务质量要求，是一种有效的多码DS/CDMA传输自适应方法。     

基于VC的BCH码迭代译码算法实现

在现代通信系统中，纠错码技术是实现可靠通信的基本方法．本文首先对纠错码技术做一下简介，然后以(63，39)码为例，着重讨论用VC 6．0对BCH码迭代译码的进行实现．     

一阶拟线性椭圆型复方程的广义DC型边值问题

研究了一般的一阶拟线性椭圆型复方程的边界条件中含有斜微商的广义Carleman型边值问题。采用直接将广义DC型问题化为奇异积分方程的方法析出特征部分，然后通过对特征方程的研究得到了广义DC问题的可解条件和计算指标。     

采样间隔非均匀一阶渐近增长模型及贝叶斯预测

利用贝叶斯预测方法给出采样间隔非均匀情况下的一阶渐近增长模型，当观测误差方差已知时，给出了它的先验分布、预测分布和后验分布的修正递推算法。     

EPON上行方向物理编码子层的FPGA实现

目前EPON的物理层(其中包含物理编码子层)在上行方向尚无ASIC芯片可以直接使用，该文提出了EPON物理编码子层在上行方向的设计思想，并用FPGA实现，功能仿真的结果验证了该设计逻辑功能的正确性。     

一类二阶奇异边值问题的正解

证明了一类与一阶导数x有关的二阶奇异边值问题正解的存在性，这里的奇异问题是指在x=0和x′＝0是奇异的。     

删截Turbo码中交织器和删截方案的综合设计

删截是构造高码率Turbo码的主要方法，删截方案对于删截Turbo码的性能有重要影响。介绍了删截Turbo码的原理，提出了交织器和删截方案相结合的综合设计思想，设计了一种新的交织器以及相应的删截方案，并给出了该交织器的实现算法，仿真结果表明，该综合设计具有优异的性能。     

多码DS／CDMA传输自适应系统的序列优化

为了优化多码DS／CDMA系统性能，提出了一种自适应序列优化及功率控制方法，通过优化系统扩频码设计，使系统能有效地克服多径多址干扰，降低系统传输功率。此方法中，为提高接收端用户的信号干扰噪声比(SINR)，提出了一种快速收敛的优化序列设计算法，通过优化发送扩频序列和接收解扩序列，降低了多址干扰，提高了多径分集增益；通过调整发射功率，使接收端达到设定服务质量要求，是一种有效的多码DS／CDMA传输自适应方法。     

线性拟等重码的检错性能

线性拟等重码是一类特殊的等重码，文中利用码等价和线性拟等重与一阶R—M码的关系研究了线性拟等重码的检错性能；并证明了一类特殊的二元线性拟等重码是最佳检错码，并因此得出延长Hamming码是最佳检错码。     

Design and Implementation of a Novel Algorithm for Iterative Decoding of Product Codes

A novel product code iterative decoding algorithm and its high speed implementation scheme are proposed in this paper.Based on partial combination of selected columns of check matrix,the reduced-complexity syndrome decoding method is proposed to decode sub-codes of product code and deliver soft output information.So iterative decoding of product codes is possible.The fast sorting algorithm and a look-up method are proposed for high speed implementation of this algo-rithm.Compared to the conventional weighing iterative algorithm,the proposed algorithm has lower complexity while offering better performance,which is demonstrated by simulations and implementation analysis.The implementation scheme and verilog HDL simulation show that it is feasible to achieve high speed decoding with the proposed algorithm.