全文获取类型
收费全文 | 417篇 |
免费 | 10篇 |
国内免费 | 7篇 |
专业分类
系统科学 | 11篇 |
丛书文集 | 33篇 |
教育与普及 | 1篇 |
理论与方法论 | 1篇 |
现状及发展 | 1篇 |
综合类 | 387篇 |
出版年
2024年 | 2篇 |
2023年 | 1篇 |
2021年 | 4篇 |
2020年 | 1篇 |
2019年 | 1篇 |
2018年 | 2篇 |
2016年 | 3篇 |
2015年 | 4篇 |
2014年 | 16篇 |
2013年 | 13篇 |
2012年 | 19篇 |
2011年 | 15篇 |
2010年 | 21篇 |
2009年 | 20篇 |
2008年 | 16篇 |
2007年 | 17篇 |
2006年 | 17篇 |
2005年 | 14篇 |
2004年 | 18篇 |
2003年 | 47篇 |
2002年 | 46篇 |
2001年 | 40篇 |
2000年 | 20篇 |
1999年 | 13篇 |
1998年 | 9篇 |
1997年 | 11篇 |
1996年 | 9篇 |
1995年 | 9篇 |
1994年 | 5篇 |
1993年 | 7篇 |
1992年 | 5篇 |
1991年 | 1篇 |
1990年 | 2篇 |
1988年 | 3篇 |
1987年 | 3篇 |
排序方式: 共有434条查询结果,搜索用时 31 毫秒
21.
忆阻器具有依赖于激励历史的动态电阻,可以用来构造少晶体管的非易失性半导体存储器(NVSM),也称为阻变随机存取存储器(RRAM).本文提出了一种基于忆阻器的阻变随机存取存储器(MRRAM)——可与现代计算系统相兼容的纳米级二值存储器实现方案,其结构与静态随机存取存储器(SRAM)类似,但用忆阻器替代基本RS触发器存储信息.在此基础上,通过改进该MRRAM,可以实现在一个存储单元中存储多比特信息(以灰度级形式)的多值存储器,大大提高了存储密度.给出的计算机仿真和数值分析验证了本方案在存储ASCII字符和图像中的有效性,探讨了灰度图像存储的新方法. 相似文献
22.
针对电路设计课程的传统教学模式中课堂信息量大、课后指导不足、教学效果不理想的情况,结合本课程特点,采用翻转课堂教学法对电路设计课程的教学进行改革,并在教学过程中进行了探索与实践。教学实践结果表明,采用新的教学方法能充分调动学生的学习积极性,加强师生之间、学生之间的交流互动,明显提高了教学效果。 相似文献
23.
本文通过教学实践总结了高职生学习应用Protel 99 SE软件绘制电路原理图、印制电路板图时的常见问题处理方法和技巧以及设计中常见错误及原因。 相似文献
24.
单片机总线上多时钟域下数据传递的可靠性研究 总被引:1,自引:0,他引:1
对单片机总线上多时钟域下数据传递的可靠性进行研究,阐述了使用寄存器锁存电路、多级锁存电路2种方法解决多时钟域下数据传递可靠性时存在的问题,提出了采用4级锁存并判断跳变沿的方式能确保多时钟域下数据可靠传递的方法,具有很高的应用价值. 相似文献
25.
提出了一个能优化GF(3m)上立方运算电路的浓缩法方法.采用该方法处理了580种GF(3m)有限域上立方运算电路,统计数据表明:若不可约多项式形如xm+ptxt+x0,m<256,除极少数情况外,浓缩法优化后的立方运算电路的加法器不超过1.35m个.给出212个不可约多项式,用浓缩法优化后的立方运算电路的加法器数量不超过m个. 相似文献
26.
Abstract: A radiation hard phase-locked loop (PLL) is designed at 2.5 GHz using silicon on sapphire complementary metal-oxide-semiconductor process. Radiation hardness is achieved through improving circuit design without sacrificing real estate. Stability is guaranteed by a fully self-bias architecture. The lock time of PLL is minimized by maximizing the loop bandwidth. Frequency tuning range of voltage controlled oscillator is significantly enhanced by a novel load configuration. In addition, multiple bias stages, asynchronous frequency divider, and silicon on sapphire process jointly make the proposed PLL more radiation hard. Layout of this PLL is simulated by Cadence Spectre RF under both single event effect and total induced dose effect. Simulation results demonstrate excellent stability, lock time < 600 ns, frequency tuning range [1.57 GHz, 3.46 GHz], and jitter < 12 ps. Through comparison with PLLs in literatures, the PLL is especially superior in terms of lock time and frequency tuning range performances. 相似文献
28.
29.
汪汉新 《中南民族大学学报(自然科学版)》2002,21(2):31-33
详细介绍了用Protel99SE设计高速印刷电路板PCB的设计过程,对其各种设计规则进行了归纳,并针对高速电路设计中常见的电磁干扰等技术难点为给出了具体解决的办法,同时提出了在设计中如何降低设计成本,提高设计效率,实现产品设计的可靠性,使电路板设计最优化所使用的一些技巧。 相似文献
30.
为了从接收到的PCM码中还原出原始信号,阐述了一种由硬件实现帧同步,由串并转换器完成PCM码解调器的高速PCM码解调器电路,该电路已用于某智能遥测系统检测中,具有工作稳定,抗干扰能力强的特点。 相似文献