基于准循环分量码构造的多进制PCGC码

PCGC码是一种以LDPC码作为分量码的级联码。它在继承LDPC码优越的误比特率性能的同时,还拥有比LDPC码更低的编码复杂度。对多进制PCGC码进行了研究,同时将采用准循环算法构造的校验矩阵引入其分量码的设计中。用准循环方法构造的PCGC码,在编码端采用一组移位寄存器即可完成编码,大大降低了PCGC码的编码复杂度。仿真结果表明：短帧情况下,通过准循环构造分量码矩阵编码,四进制PCGC码性能优于同进制LDPC码。因此,基于准循环分量码构造的多进制PCGC码在未来数字通信系统中具有重要的应用价值。     

环Fp+uFp+…+ukFp上的准循环码

令R=Fp+uFp+...+ukFp,文章定义了对于n=n1ps,环Rn1到环Fpkn1p 上的Gray映射,给出了该映射的性质,并由此得出了R环上指数为pst,长为n=n1ps的准循环码与Fp上的准循环码一一对应,其中t|n1,(n1,p)=1,从而环R上的准循环码可以看作Fp上的准循环码.     

基于Stanley序列的QC-LDPC码新颖构造方法

针对准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的短环结构会严重影响码字纠错性能的问题,基于Stanley序列(Stanley sequence,SS)提出一种围长至少为8的QC-LDPC码新颖构造方法。从Stanley序列中选取某些特定元素构成一个呈递增关系的集合,利用穷举算法搜索出满足无环4和环6条件的元素得到另一个递增集合,构造相应的指数矩阵,得到其奇偶校验矩阵。仿真结果表明,在误码率(bit error rate,BER)为10^-6时,所构造的SS-QC-LDPC码与同码率码长的其他QC-LDPC码码型相比,其净编码增益均有一定提升,因而其纠错性能较好,且无错误平层现象。此外,该构造方法的计算复杂度较低。     

基于循环差族构造的高码率低密度校验码短码

为了降低编码的复杂度,基于组合数学的方法构造出一类高码率低密度校验(LDPC)码短码。该方法由循环差族构造出一类参数λ为1的平衡非完全块设计(BIBD),再基于这些BIBD构造LDPC码。构造出的LDPC码具有准循环特性,因此编码复杂度低。码字的Tanner图中没有长度为4的环路,在采用置信度传播译码时具有很好的译码性能。仿真结果表明:基于循环差族构造出的LDPC码具有与随机构造的LDPC码相当的性能。构造出的码字适用于手持数字视频广播系统。     

Code Design and Shuffled Iterative Decoding of a Quasi-Cyclic LDPC Coded OFDM System

In multipath environments,the error rate performance of orthogonal frequency division multiplexing (OFDM) is severely degraded by the deep fading subcarriers.Powerful error-correcting codes must be used with OFDM.This paper presents a quasi-cyclic low-density parity-check (LDPC) coded OFDM system,in which the redundant bits of each codeword are mapped to a higher-order modulation constellation.The optimal degree distribution was calculated using density evolution.The corresponding quasi-cyclic LDPC code was then constructed using circulant permutation matrices.Group shuffled message passing scheduling was used in the iterative decoding.Simulation results show that the system achieves better error rate performance and faster decoding convergence than conventional approaches on both additive white Gaussian noise (AWGN) and Rayleigh fading channels.     

利用斐波那契数列构造QC-LDPC码的方法

利用斐波那契数列的特点,提出了一种准循环低密度奇偶校验码(QC-LDPC)码的编码器设计方法.该编码器设计利用了斐波那契数列的一种顺序排列方法,构造的校验矩阵H不含四线循环,具有准循环结构,节省了校验矩阵存储空间,对码长和码率参数的设计具有较好的灵活性.该编码器算法复杂度与码长成线性关系,易于编码.仿真结果表明,在加性高斯白噪声信道条件下,该编码方案具有优于阵列LDPC码的性能.     

基于GPU的高吞吐量QC-LDPC码编码器实现

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,...