分支结构电路的可测性设计优化

在硬件设计的初期可以对硬件测试中条件分支结构引起的测试向量冗余问题加以解决.以ALU为例,提出了两种分支结构电路的可测性优化设计,通过调整分支电路的选择条件来控制测试向量的施加,在保证错误覆盖率的同时可以明显减少不必要的测试向量.     

基于FPGA的IP仿真验证平台

IP（集成电路知识产权芯核）的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA（现场可编程门阵列）开发了一个IP仿真验证平台,并使用PCI（外部设备互连）总线来测试IP．用户只要将自已设计的IP插入所开发的仿真验证平台,就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真,以验证其功能,并在载有Xilinx Spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明,所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证,并具有良好的稳定性和实用价值．     

用于光通信与互连、集成差分光电探测器的标准CMOS全差分跨阻放大器

基于标准CMOS技术,提出和研究了一种用于光通信与光互连、集成差分光电探测器的全差分跨阻放大器(TIA).为实现全差分特性,提出了一种新型全差分光电探测器,其作用是将入射光信号转换成一对全差分光生电流信号,并保证电路结构和模型的全差分对称性.理论分析和仿真结果均表明:与常规的、集成光电探测器的差分跨阻放大器相比,该全差分跨阻放大器的带宽更高,灵敏度也同时被提高一倍.基于该集成差分光电探测器的全差分跨阻放大器,采用特许3.3V,0.35μm标准CMOS工艺设计和制造了一种单片全差分光电集成接收机.其跨阻增益为98.75dBΩ,从1Hz至-3dB频率点间的等效输入积分噪声电流为0.334μA.该光接收机采用了单一的3.3V电源;跨阻放大器与限幅放大器的总功耗为100mW;50Ω输出缓冲器的功耗为138mW.对于850nm的入射光、-12.2dBm的峰峰光功率和231–1位伪随机二进制序列输入信号,该光接收机达到了1.1GHz的3dB带宽和1.6Gbit/s的数据率.     

千兆以太网同步检测集成电路设计

采用两组分接电路结构，并将同步码字检测电路置于间，设计了千兆以太网同步检测集成电路。实现1．25Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码这的检测。分析了RC网络效应对超高速集成电路中互连线的影响，基于TSMC0．35μmCOMS工艺建立电路模型，使用Smartspice工具在不同温度（0－70℃）、电源电压（3．15－3．45V）及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较，证明了该设计在减小规模，简化结构和加快仿真流程方面的有效性，电路版图采用全定制方式实现。     

模拟电路故障定数的理论和方法

本文研究模拟电路的故障定数问题，这是作者提出的一个新概念，在最近２０年的故障诊断研究中，涉及到故障定位和故障定值，本文首先指出，故障定数、故障定痊和故障定值三者乃是整个故障诊断的三个主题，并给出了模拟电路故障定数的理论和方法。     

集成模拟电路版图设计的故障机制及解决措施

本文提出了集成电路版图设计中常出现的几个故障并分析了其故障机制，从而提出了一些有效的解决措施。     

科技企业孵化器的新使命新角色——上海科技企业孵化器在创新驱动转型发展中的定位思考

位于上海北京东路科技京城的集成电路创业中心（国家级专业孵化器），最近忙碌得如同所在地段的交通状况，所在裙楼赛格电子商场的人流物流。成功的孵化企业闻泰集团高速腱康成长，不断对办公场地面积提出新的需求，     

上海集成电路科技馆

今年1月5日开馆的上海集成电路科技馆．是目前全国唯一一家全面介绍集成电路技术和产业发展内容的专题科技馆．也是上海乃至全国首个以集成电路知识为主要展出内容的科普教育基地。馆内参展板块由“集成电路探秘”、“集成电路发展历史渊源”、“无处不在的集成电路”、     

基于FPGA的DDR2 SDRAM数据存储研究

DDR2 SDRAM具有存取速度快,容量大等特点,它在内存、显存及数据暂存方面有着广泛的应用。本文基于Xilinx Virtex5 Fx70TFPGA对DDR2 SDRAM数据存取做了较为详细的探讨,希望对相关设计人员有一定的参考价值。     

浅论中波广播发射机中几类元器件的性能与维护

本文从常用的集成电路及场效应管的性能着手,探讨了广播发射机中常用元器件在使用与维护方面应该注意的问题,提出改进设备维护方法,促进和保证安全播出工作。