基于高斯滤波和K最邻近算法融合的硬件木马电磁信息检测技术研究

电磁侧信道信息具有非接触、三维矢量、空间及频谱信息丰富等优点,可以进一步提高硬件木马的检测效率,基于电磁侧信道分析的硬件木马检测技术逐渐成为主流方法 .因此,以电磁侧信道信息为研究对象,融合高斯滤波算法和K最邻近算法提取并识别出硬件木马的微小特征,建立高精度微米级集成电路电磁侧信道采集平台,并采集敏感区域的电磁侧信道信息.利用高斯算法自适应地滤除测试中的高斯噪声影响,借助K最邻近算法的相似度测度来提取硬件木马的特征.实验结果表明,提出的检测方法可以有效地检测出面积占比为0. 76%的硬件木马.     

单通道通讯模式异步流水线控制器

为了实现异步电路在实际应用中的低功耗、高性能特性,提出了一种基于单通道通讯协议的高速异步流水线控制单元和一种使用Muller C单元的高鲁棒性的QDI(quasidelay insensitive)异步流水线控制单元。第1种异步流水线控制单元采用独立的正反向响应电路,使得比近期提出的超高速异步流水线控制单元GasP电路的正向响应减小了50%的信号翻转。该电路使用TSMC 0.25μm CMOS工艺实现,HSPICE模拟结果表明与GasP电路相比正向响应时间减少38.1%,可以工作在2.2 GHz;第2种控制器与流行的QDI异步控制器STFB(single-track full-buffer)电路相比,以较少的面积代价,实现了时序验证上的极大简化。     

中国集成电路制造供应链脆弱性研究

集成电路产业是衡量国家科技实力与经济水平的重要标志之一.本文通过分析我国集成电路供应链所处的内外环境,针对其脆弱性,研究相关重要影响因子,提出一种系统评价新思路,对我国集成电路供应链脆弱性进行量化分析.以暴露性、敏感性、恢复性作为集成电路供应链脆弱性的三个主要测度,建立指标评价体系,通过改进的灰色关联法,将关联度作为指...     

高性能的图像无损压缩知识产权核设计

为了解决海量图像数据对存储介质和有限的带宽造成的巨大压力,提出了高性能的图像无损压缩知识产权(IP)核,给出了相应的超大规模集成电路(VLSI)架构。通过对图像预处理模块进行兼容性优化,使其可以灵活处理多种规格的图像;优化离散小波变换(DWT)模块,提出了单加法器延时结构,使离散小波变换模块的最高工作频率达274MHz;IP核整体架构采用串并复用流水线设计思路,图像预处理和离散小波变换模块串行处理数据,算术编码和位平面编码模块并行处理数据,IP核内的所有模块均采用流水线设计方法,最终大幅提升IP核的吞吐率。实验结果表明,设计的IP核可直接接收光电耦合器件(CCD)相机的图像数据完成无损压缩并输出码流,该IP核在Xilinx Kintex-7KC705开发板上实现,最高工作频率达171 MHz,最大吞吐率达1 472 Mb/s,与现有图像无损压缩VLSI编码器相比,最高工作频率提升16%以上,最大吞吐率提升25%以上。     

基于Balsa的异步集成电路设计方法

由于异步电路具有高性能、低功耗及模块性等特点,特别是在超高速集成电路中可以解决时钟偏斜的问题,使其成为当今集成电路尤其是CPU设计研究的热点。但异步电路开发难度较大,软件及工具功能受限等因素限制了其迅速发展。文章介绍了由英国曼彻斯特大学开发的异步电路设计语言Balsa及相关开发平台的使用方法和设计流程,并与现有硬件描述语言进行了比较分析,提出了异步电路设计工具的发展方向。     

一种基于时延和功耗双重优化目标的布局算法

针对标准单元模式的超大规模集成电路布局问题,提出一种新的基于时延和功耗双重优化目标的布局算法.在以优化时延为目标函数的布局结果基础上,进一步降低芯片的功耗特性,并通过算法设计较好地解决了两者优化方向的一致性.通过标准单元测试电路的实验结果表明,该算法在时延及功耗优化方面综合性能良好.     

一种基于标准单元芯片电源线网的静态电压降的分析方法

提出了一种对基于标准单元芯片计算其电源线网的静态电压降的分析方法.该方法通过计算每个标准单元的功耗得到其电流源模型,然后采用导线电阻模型和标准单元等效电流源模型生成电路网络,运用逐次块松弛迭代方法求解由上述网络生成的改进节点法方程.仿真结果表明,所提出的方法能与SPICE达到同样的精度,且计算速度更快,使用内存更少.     

新一代信息技术:创新催生新型业态

无论是国家提出的培育和发展七大战略性新兴产业还是北京提出的八大战略性新兴产业,新一代信息技术都被列为首位。这表明了国家在整体战略规划上用范围广,与传统行业结合的空间大,在经济发展和产业结构调整中的带动作用将远远超出该行业的范畴。新一代信息技术主要包括六个方面,分别是下一代通信网络、物联网、三网融合、对信息技术产业的深切期望。新一代信息技术涵盖技术多、应新型平板显示、高性能集成电路和以云计算为代表的高端软件。无     

CMOS集成电路闩锁效应的形成机理和对抗措施研究

以反相器电路为例。介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成。这是CMOS集成电路得到广泛应用的根本保障。     

硅基集成电路螺旋电感优化设计方法

针对于硅基集成电路中螺旋电感的建模、分析和设计提出了一种新的优化设计方法.在分析了已有的对称型电感和锥型电感结构之后,针对电感在高频时的物理特性和电感的具体结构,结合两种结构的优点,提出了更加合理的锥型对称电感,使得螺旋电感的电感值、品质因数、差分特性和自激振荡频率都有了显著的提高.本优化方法尤其适合高性能全差分电路设计过程中对高性能电感的要求.本优化设计选取典型的单层正方形螺旋电感作为测试对象,工作频率2.439 GHz,芯片面积最大值限定为250μm×250μm.