有限域上多值逻辑函数的线性结构及退化性

对一般有限域上多值逻辑函数的线性结构进行分类,利用循环谱刻画了线性结构的谱特征,证明了有限域上多值逻辑函数的退化性和0类线性结构的研究是等价的,并给出例子加以说明.     

多值逻辑的全功能触发器

讨论了多值逻辑的全功能触发器。特别讨论了对称三值触发器的各种功能，并指出全功能的ｐｑｒ触发器具有２７种函数变换。     

多值逻辑函数的相关度的谱表示

在密码学中,研究函数的最佳仿射逼近问题是一个十分重要的课题.文献中用Walsh谱讨论了Boolean函数的最佳仿射逼近问题,其中最关键的问题是如何用Walsh谱来表示Boolean函数的相关度.但对多值逻辑函数而言,目前还未给出其相关度的谱表示形式.本文利用Chrestenson谱给出了多值逻辑函数的相关度的谱表示,从而为     

动态多值逻辑函数

本文建立了动态我值逻辑函数的概念及其一般表达式，并讨论了一些初步性质，对其函数结构作出了详细而彻底的分类，为研究实时逻辑维变化的规律提供了一个模型。     

判定多值逻辑推导问题的代数方法

本文证明了对于给定的多值逻辑系统中的命题公式，存在有理数域上的多项式与之对应从而判定一个命题公式能否以一组命题公式推出，我们只需判定某一多项式是否在一代数值上消失通过代数簇的分解，给出了判定这一问题的算法。     

基于多值逻辑的8位条件和加法器

针对改善算术VLSI系统的性能,提出了一种基于四值逻辑的加法器设计.采用源极耦合动态多值电流模电路,利用条件和算法,设计实现了基于四值逻辑的8-bit加法器.利用HSPICE软件,在0.18μm CMOS工艺下,电源电压为1.8V,时钟频率为100MHz的条件下,进行了仿真.仿真结果表明,所设计的加法器平均功耗为2.8mW,高位和的平均延迟为0.689ns,高位进位的平均延时是0.452ns,所用晶体管数是636.     

基于多值逻辑的高性能片上总线设计

针对深亚微米条件下线延迟超越器件的延迟影响芯片性能的问题,提出一种新的片上总线模型和架构.采用多值逻辑传输模式实现片上模块间的通信;采用地址预置技术,提高基于四值逻辑的片上模块间的数据传输效率.ADMS仿真结果表明,相对于二值地址预置总线,在保持相同数据吞吐量时,可以使总线的数量明显减少;在保持相同总线数目时,数据吞吐量提高2倍.     

环ZN上的两种Chrestenson谱之间的关系

谱是研究函数的一种重要工具,在研究多值逻辑函数时,引入了两种Chrestenson谱即Chrestenson线性谱和循环谱。文献[1]中基于频谱技术在流密码学中的应用说明了研究这两种谱之间的关系的重要性。冯登国、肖国镇给出了一般的有限域上的这两种Chrestenson谱之间的关系。本文将给出一般的剩余类环Z_N上的这两种Chrestenson谱之间的关系,从而彻底解决了文献[1]中的研究问题1。     

对称三值逻辑的实现

本文从对称三值逻辑最小项的性质出发,讨论了对称三值逻辑与二值逻辑的内在联系,从而使对称三值逻辑函数可用PLA技术实现。文中给出了三值优先编码器和三一十编码译码电路作为示例。文中还给出了对称三值CMOS存贮器ROM和RAM的逻辑系统图。     

多值逻辑的全功能触发器

本文讨论了多值逻辑的全功能触发器.特别讨论了对称三位触发器的各种功能,并指出全功能的pqr触发器具有27种函数变换.