卡氏论证码的一个简单构造

利用有限域上一类特殊矩阵构作新的Cartesian认证码,计算出该认证码的全部参数．假定编码规则等概分布,得到了该认证码模仿攻击成功的概率P1及替换攻击成功的概率Ps．     

非线性等重检错好码的存在性的进一步分析

(二元#),*+,’非线性等重码在数字通信中被广泛地用作检错码,人们一直研究一般#)"*+" 等重码成为检错好码的充要条件-首先讨论了二元#)"*+",’等重码成为检错好码的条件"得到了二元 最优等重码成为检错好码的两个充分必要条件"以及时"二元#)"*+",’最优等重码不 是检错好码的结论,同时,还讨论了,元非线性等重检错好码的存在性,并得出了一些新的结果-     

基于子空间法的空时分组码系统信道盲估计

结合多信道子空间理论,结合空时分组码的正交特性,提出了新的盲信道估计算法。首先,根据空时分组码结构特点,将原编码矩阵分解,并将接收矩阵合理地构造,把原信道矩阵重新构造成新的重构信道矩阵。然后求出重构信道矩阵的噪声子空间,之后利用信号子空间与噪声子空间正交特性,构造出信道矩阵作为变量的线性方程组,因而可以得到信道矩阵的闭式解。对三种典型的空时分组码进行仿真验证,仿真结果表明本算法的有效性。     

基于LDPC码的WCDMA下行链路性能仿真

LDPC码是一类靠近Shannon限的高效信道编码，在AWGN信道下具有非常优越的性能。在讨论了LDPC码的基本原理之后，构建了基于LDPC码的WCDMA下行链路，改进了LDPC码的译码过程。仿真结果表明，在高速传输速率下（384kbit／s），不规则LDPC码具有优于Turbo码的性能，这对于LDPC码应用到复杂无线通信系统中具有重要意义。     

基于单位阵的循环移位构造LDPC码的研究

高码率LDPC码的性能研究正日益受到信道编码界的关注，在许多带宽受限的信道环境下提高码率是提高信息传输速率的有效途径之一．这里通过对基于单位阵的循环移位矩阵构造LDPC码方法的研究，从理论上系统分析了此种构造方法．仿真结果表明，该LDPC码的构造方法能有效规避指定长度环，并在高码率下具有很好的编译码性能．     

Turbo码的基本介绍及其在第三代移动通信系统中的应用

介绍了Ｔｕｒｂｏ码的基本构造原理、性能曲线、优缺点及其在第三代移动通信系统中的应用。     

THE HAMMING DISTANCES OF NEGACYCLIC CODES OF LENGTH 2^s OVER GR （2^α, m）

The Hamming distances of all negacyclic codes of length 28 over the Gaiois ring GR （2^α, m） are given. In particular, the Lee distances of all negacyclic codes over Z4 of length 2^s are obtained. The Gray images of such negacyclic codes over Z4 are also determined under the Gray map.     

GL—菌毒净的制备和性能研究

应用异氰脲酸（ＣＡ）、氢氧化钠、氯气作原料，采用连续法制备出三氯异氰脲酸（ＴＣＣＡ），并加入含羧基的芳香酸和丁二胺甲撑基膦酸作为稳定剂和螯合剂，将它们配成ＧＬ－菌毒净。我们发现，这种杀菌消毒剂具有良好的稳定性和杀菌消毒性能。     

Reed-Solomon码的符号级软判决译码算法

为了在译码性能和复杂度之间获得更好的折中,提出两种Reed-Solomon码的符号级软判决译码算法:一种将置信度排序译码集成到Chase译码的组合译码算法;另一种则采用逐级选择测试序列集的广义Chase-2译码算法。二者在一定的场合能够充分利用软判决信息。仿真结果表明,第一种算法在译码复杂度较低时,能够获得很好的综合性能;而第二种算法则具有很好的灵活性,且在译码复杂度可接受的范围内具有很好的综合性能。两种算法在一些场合中都能获得比目前其它一些常用的符号级软判决译码算法更好的综合性能。     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.