基于FPGA的数字通信系统同步电路设计

在MAXPLUSⅡ平台上采用图形设计和VHDL硬件描述语言设计方式，设计了数字通信系统的位同步电路和帧同步电路，编译仿真后下载到一片FPGA芯片上，形成在线可编程嵌入式系统。整个电路集成在一片FPGA芯片上，不仅集成度高、功耗小、可靠性好、调试维护方便，而且形成了自己的技术内核。     

二维DCT算法的高速芯片设计

介绍了一种基于行列变换快速算法的高速DCT处理芯片的设计，并详细阐述了实现这一算法的电路结构．为了提高芯片的处理速度，电路中采用了流水线结构和双RAM转置存储技术，并给出FPGA实现和Verilog综合结果．综合结果显示，该芯片最高可以工作在140MHz的时钟频率上，非常适合于各种视频图像压缩方面的实时应用．     

我国法官职业化的实现途径

提高法官的准入条件，引入遴选竞争机制，加强法官的职能分工和继续教育，为法官提供充分的保障措施，提高法官的社会地位，加强法官的独立性，避免行政、社会和个人等因素的干扰。强调法院自治，使之依法独立地行使审判权，加强监督力度，保证司法公正，加强法官队伍的梯队建设，吸收优秀人才。     

H.263系统中FPGA控制及协处理的实现

分析了基于DSP实现H.263系统的构成,比较了几种用FPGA实现对DSP数据处理的协处理方案,并用vHDL代码实现了两组16位数据串行输入并行输出移位寄存器缓存与输出的优选方案.最后的仿真结果证明该方案是可行的.     

80位并行3—DCT硬件核解决方案

提出一种使用三维离散余弦变换（3D－DCT）对运动图像进行压缩解压的新算法。在此算法的基础上构造了一个80位3D－DCT硬件核，通过并行连乘连加运算加快计算速度、三维转置存储体消除矩阵转置耗时、中间寄存器消除中间计算结果的存取时间等综合手段，达到高速处理目的。FPGA实现的时序模拟表明，采用这种算法可以对现有制式的电视图像进行实时压解处理。     

超混沌加密算法设计及软件实现

设计了基于超混沌的加密算法。开发的加密程序可用于任何类型文件,包括多媒体文件的加密和解密。运行结果和安全性分析说明了算法是有效的、安全的,解密能精确恢复,处理速度满足要求。     

离散傅立叶变换的CPLD快速实现

基于离散傅立叶变换系数的性质，利用FPGA仿真软件，提出了一种离散傅立叶变换的快速硬件实现技术。8点离散傅立叶变换的时间在200ns左右。     

80位并行3D-DCT硬件核解决方案

提出一种使用三维离散余弦变换 ( 3D DCT)对运动图像进行压缩解压的新算法 .在此算法的基础上构造了一个 80位 3D DCT硬件核 ,通过并行连乘连加运算加快计算速度、三维转置存储体消除矩阵转置耗时、中间寄存器消除中间计算结果的存取时间等综合手段 ,达到高速处理目的 .FPGA实现的时序模拟表明 ,采用这种算法可以对现有制式的电视图像进行实时压解处理 .     

分治,递归,与回溯--棋士巡游的算法研究

分治,递归与回溯是算法的基础,它们在解决8×8棋盘的棋士巡游这一复杂问中,得以集中体现;通过对原问题的分析和算法实现表明,对于此类复杂问题,方法的选择很重要.     

（m，n）－树的次集和次序列

定义了（ｍ，ｎ）－树的次集和次序列的概念，并且定义一个集Ｄ是（ｍ，ｎ）－可实现的如果Ｄ是某个（ｍ，ｎ）－树的次集．证明了：如果Ｄ是具有最大元素ｄ的数集，则对某个ｋ’，ｋ’≥（ｄ－１）δ是（ｋ’－δ，ｋ’）－可实现的当且仅当Ｄ有一个实现是一个具有ｄ个极大单形的（ｄδ－δ－１，ｄδ－１）－树，并且对任意ｋ≥（ｄ－１）δ，Ｄ也是（ｋ－δ，ｋ）－可实现的