全文获取类型
收费全文 | 134篇 |
免费 | 3篇 |
国内免费 | 10篇 |
专业分类
系统科学 | 4篇 |
丛书文集 | 4篇 |
现状及发展 | 1篇 |
综合类 | 138篇 |
出版年
2022年 | 1篇 |
2021年 | 2篇 |
2020年 | 1篇 |
2015年 | 2篇 |
2014年 | 1篇 |
2013年 | 7篇 |
2012年 | 6篇 |
2011年 | 7篇 |
2010年 | 8篇 |
2009年 | 7篇 |
2008年 | 12篇 |
2007年 | 7篇 |
2006年 | 7篇 |
2005年 | 10篇 |
2004年 | 9篇 |
2003年 | 11篇 |
2002年 | 5篇 |
2001年 | 5篇 |
2000年 | 1篇 |
1999年 | 8篇 |
1998年 | 5篇 |
1997年 | 3篇 |
1996年 | 3篇 |
1995年 | 5篇 |
1994年 | 3篇 |
1993年 | 1篇 |
1992年 | 2篇 |
1991年 | 1篇 |
1989年 | 5篇 |
1987年 | 1篇 |
1985年 | 1篇 |
排序方式: 共有147条查询结果,搜索用时 15 毫秒
141.
142.
LDPC码高速译码器的设计与实现 总被引:1,自引:0,他引:1
通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,本文实现的译码器的有效信息速率达到45Mbps。 相似文献
143.
针对单一逻辑部件难以实现更多变量的逻辑函数问题,提出了一种译码器与数据选择器结合的组合逻辑函数实现方法,给出了组合逻辑函数实现的卡诺图和逻辑电路图,导出n位译码器与m位数据选择器结合实现变量个数为n m的任意组合逻辑函数的结果,得出利用中规模集成电路数据选择器与译码器组合实现逻辑设计是一种行之有效的方法。 相似文献
144.
胡江 《浙江万里学院学报》2006,19(2):75-79
详细介绍了BCH(23,12)码的编译码方法以及实现.所实现的编译码器能对BCH(23,12)码进行正确地编码和译码,能纠正小于或等于3位的随机错误.同时,还给出了在QuartsⅡ软件平台下的仿真结果以及该编译码器的实际应用结果. 相似文献
145.
基于平方剩余(quadratic residue,QR)码构造的准循环低密度奇偶校验(quasi cyclic low-density parity check,QC-LDPC)码的行重通常比较大,硬件实现时译码器消耗的资源也就较多。设计了一种在资源占用率和吞吐率方面较为平衡的部分并行结构的分层译码器。该译码器采用分层修正最小和算法(layered normalized min-sun algorithm, LNMSA)实现,利用部分并行结构同时处理层内连续n行;在变量节点后验概率信息的存储结构上,将连续的n个信息合并为1组,连续的2组采用2个随机存取存储器(random access memory, RAM)进行交替存储;在求取最小值和次小值时,将输入信息分为4组,再从4组中分别获取最小值比较出全局最小值和次小值,从而有效地降低了最小值和次小值比较运算的复杂度。在码长为2040、码率为0.83的码字和Xilinx Virtex-6开发板的测试环境下,译码器最大时钟频率可达166.7 MHz,吞吐量可达447.5 Mbit/s。 相似文献
146.
基于FPGA自适应高速RS编译码器的IP核设计 总被引:6,自引:0,他引:6
针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器,该编译码器采用Euclid算法实现译码,编译码过程采用流水线结构提高速率,整个设计使用VHDL语言描述,并在Xilinx公司的Virtex系列上实现验证。 相似文献
147.
提出一种联合构造规则低密度校验(LDPC)码的方案.通过该方法构造的规则LDPC码不仅具有良好的纠错性能,而且适合于采用部分并行结构的译码器来实现高速译码,从而使得所构造的LDPC码在硬件复杂度与译码吞吐量之间具有较好的折衷.该译码器可兼容多种码长、多种码率的LDPC码,因此只需要设计一个译码器,就可以完成对具有相同列重的不同LDPC码的译码. 相似文献