首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   457篇
  免费   23篇
  国内免费   11篇
系统科学   9篇
丛书文集   17篇
教育与普及   7篇
理论与方法论   6篇
现状及发展   3篇
综合类   449篇
  2024年   7篇
  2023年   10篇
  2022年   14篇
  2021年   9篇
  2020年   13篇
  2019年   14篇
  2018年   10篇
  2017年   10篇
  2016年   8篇
  2015年   14篇
  2014年   27篇
  2013年   36篇
  2012年   29篇
  2011年   34篇
  2010年   29篇
  2009年   28篇
  2008年   51篇
  2007年   29篇
  2006年   30篇
  2005年   21篇
  2004年   15篇
  2003年   15篇
  2002年   8篇
  2001年   3篇
  2000年   3篇
  1999年   4篇
  1998年   1篇
  1997年   8篇
  1996年   1篇
  1995年   1篇
  1993年   6篇
  1992年   2篇
  1990年   1篇
排序方式: 共有491条查询结果,搜索用时 0 毫秒
51.
低功耗无线电通信技术、嵌入式计算技术和微型传感器等技术的飞速发展和日益成熟,微型传感器通过无线链路自组织成的无线传感器网络在工业控制中将得到越来越多的应用.  相似文献   
52.
针对单极型非晶氧化物薄膜晶体管(TFT)逻辑电路存在较大功耗等问题,提出一个采用动态负载的三级架构反相器.该反相器基于Pseudo-CMOS(伪互补金属氧化物半导体)拓扑结构,采用由输出信号驱动的动态负载替代Pseudo-CMOS反相器中的二极管连接负载,使输入级的输入管与负载管驱动信号互补,实现反相器零静态电流,并弱化了功耗与摆幅的制约关系.基于TFT的电流公式,讨论了反相器中晶体管的宽长比对输出摆幅和功耗的影响,通过优化晶体管的宽长比进一步提高输出摆幅,降低电路功耗.在Silvaco软件中仿真验证结果表明:在相同的工艺条件下,与Pseudo-CMOS反相器相比,采用动态负载的三级架构反相器输出摆幅提高了13.13%,并显著降低了静态电流.  相似文献   
53.
介绍了多种最新的嵌入式静态随机存储器低功耗设计技术。存储器的总功耗为动态功耗和静态功耗之和。动态功耗又分读周期功耗和写周期功耗。减少动态功耗的主要技术:(1)降低开关电容。(2)降低充放电电压摆幅等。减少静态功耗的主要技术是降低衬底电流和栅电流等。对多种低功耗技术做了分析和总结,并提出了改进意见。  相似文献   
54.
利用共沉淀法合成的SnO2,研制出了低功耗CO敏感元件,经过对其气敏特性的研究分析,表明该元件具有灵敏度高,选择性好和稳定等优点  相似文献   
55.
56.
提出了一种具有低功耗、高线性度、高增益、低噪声的放大器.该电路采用共栅结构实现输入匹配,正向衬底偏置技术与电流复用技术降低功耗,后失真技术提升线性度.实验仿真结果表明,所设计的低噪声放大器在低功耗条件下各方面性能良好.  相似文献   
57.
采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0.25μm CMOS工艺,其有效面积为2.8mm2.测试结果表明,最大积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB;在150MHz采样率下,对80MHz信号转换的无杂散动态范围为52.4dB;功耗为97mW.  相似文献   
58.
 为迎接新军事变革下的信息化战争,武器系统平台网络化已成为网络中心战(NCW)的发展趋势,战场无线传感器网络已受到世界各军事强国的重视。时分多址(TDMA)技术将无线信道按时隙分配给不同用户,因其可靠性和稳定性在无线通信领域得到广泛应用。针对战场无线传感器网络通信协议低开销低功耗的要求,分析了TDMA通信协议的原理和实现的难点,结合单片机MSP430F449和无线收发芯片CC2500设计并实现了一种适合战场应用环境的低功耗TDMA通信协议,详细介绍了战场无线传感器网络节点平台的组成和低功耗通信协议软件实现。经过实验验证,该协议运行可靠,扩展性、灵活性好,代码量小,在无数据收发时处于低功耗模式,适合各种低功耗的无线传感器网络应用。  相似文献   
59.
可测试性设计中的功耗优化技术   总被引:2,自引:0,他引:2  
降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加,可靠性降低,成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法,分析测试过程中功耗升高的原因,对已有的几种主要的降低测试功耗方法进行详细分析,最后给出一种高性能微处理器的真速低功耗测试方法。  相似文献   
60.
分析了降低微控制器功耗的理论基础上,保持系统高性能前提下,通过改进基于流水线的时序结构和体系结构的优化,降低功耗。设计完成了兼容PIC16C57指令集,具有取指、执行两级流水线、单周期单指令(除程序转移指令外)低功耗的微控制器。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号