均匀直线式天线阵方向图分析

分析了常见文献中关于均匀直线式天线阵分析所存在的问题及不足.对均匀直线式天线阵空间方向图进行了详细分析,给出了数学分析计算公式.以实例介绍了如何分析均匀直线式天线阵立体空间方向图.文中的方法及结论也适用于由磁偶极子、短偶极子、半波或全波单元天线组成的均匀直线式天线阵.     

用准经典轨线方法研究O(1D)+DBr→OD+Br反应的极化分布

运用准经典轨线法结合Peterson 从头计算势能面, 在碰撞能为0.22 eV 时对O(¹D) +DBr(v=0, j=0) → OD+Br 反应进行了细致的立体动力学性质研究. 极化微分反应截面(PDDCSs)给出了反应产物的散射方向. 反映k 与j′ 两矢量相关的函数P(θ_r)的分布表明产物分子的转动角动量j′在垂直于反应物相对速度矢量k 的方向上有强烈的取向分布; 反映k, k′与j′三矢量相关的函数P(ø_r)的分布表明产物转动角动量j′不仅有沿着y 轴的取向效应,还有沿着y 轴负方向的定向效应; 描述产物转动角动量j′的空间分布函数P(θ_r,ø_r)说明反应垂直于散射平面极化. 质量因子的不同, 使得O(¹D)+DBr 反应的极化与O(¹D)+HBr 反应的极化有明显的差异, 说明同位素效应比较明显.     

基于现场可编辑门阵列的数字电视码流分析与检测

提出一种基于现场可编辑门阵列的MPEG-2 TS码流实时分析与检测系统解决方案并予以实现.实验证明,系统完全可以替代目前普遍使用的Cypress公司的CY7B933专用解码芯片,完成对MPEG-2 TS码流分析与ETR 290部分功能的检测.     

基于极化单脉冲雷达扩展目标角度估计方法

当单脉冲雷达受到箔条质心干扰时, 将视为波束内存在两个不可分辨的目标, 由于目标和箔条干扰回波混叠耦合, 导致单脉冲测角偏差, 最终致使目标跟踪丢失。对此, 利用宽带单脉冲雷达测角精度高的优点和极化信息, 提出一种基于极化单脉冲雷达的扩展目标角度估计方法。首先,分析宽带单脉冲雷达体制下箔条质心干扰的特点, 给出扩展目标双极化和差信号模型。然后, 根据和、差通道极化回波信号, 通过联立方程组, 估计出目标和箔条干扰的到达角(angle of arrival, AOA), 为后续利用目标角度信息跟踪目标提供条件。最后,通过蒙特卡罗仿真实验分析关键参数对目标角度估计性能的影响, 并与传统单脉冲雷达体制的测角方法进行比较。理论分析和仿真实验表明, 在质心干扰条件下, 宽带单脉冲雷达估计目标AOA的性能要优于传统单脉冲雷达。     

光学相控阵相位驱动电路的设计与实现

为了驱动光学相控阵(OPA: Optical Phased Array)实现全固态激光雷达的光束扫描,设计并实现了两种用于OPA相位控制的驱动电路,其中包括电流源驱动和电压源驱动两种驱动电路.采用PC(Phase Control)端的上位机软件控制连接到电流源或电压源的单片机,对OPA各路相位控制端的电流或电压进行调节...     

基于粒子群优化的圆阵列波束形成方法

围绕均匀圆阵列(uniform circular array, UCA)在波束形成中存在的波束主瓣宽、旁瓣电平高的问题,提出了一种基于粒子群优化(particle swarm optimization, PSO)算法的圆阵列波束形成方法。通过对UCA的输出信号进行模式空间变换,将UCA数据转换为虚拟均匀线阵数据形式。利用PSO算法充分挖掘均匀线阵各阵元间数据信息,进行阵元拓展,从而实现阵列阵元数及孔径尺度的增加,实现降低阵列波束主瓣宽度及旁瓣电平的目的。实验结果表明,在适当增加计算复杂度的前提下,利用PSO算法对阵列进行阵元拓展可以显著地提高波束形成质量,且适用于自适应波束形成。     

可重构视频阵列处理器测试平台设计与实现

针对可重构视频阵列处理器的设计要求及传统测试方法测试视频编解码系统时速度慢、精度低和可观测性不强的问题。开发了基于Qt的用户界面,设计实现了以现场可编程门阵列(Field programmable gate-array,FPGA)为核心的软硬件协同测试平台。在PC端实现以软件仿真为基础的数据传输与图像重现,在FPGA端实现以可重构视频阵列处理器为基础的视频编解码算法并行映射。实验结果表明,在工作频率为100 MHz时,FPGA与PC之间可正确传输数据并满足算法测试时不同测试用例的更换需求,具有较好的可观测性。     

Low-complexity systolic architecture for inversion

A modified extended binary Euclid＇ s algorithm which is more regularly iterative for computing an inversion in GF（2^m） is presented. Based on above modified algorithm, a serial-in serial-out architecture is proposed. It has area complexity of O（m）, latency of 5m - 2, and throughput of 1/m. Compared with other serial systolic arehiteetures, the proposed one has the smallest area complexity, shorter latency. It is highly regular, modular, and thus well suited for high-speed VLSI design.     

温度和湿度对P-CNT自感知混凝土压敏性的影响

为研究温度与湿度对自感知混凝土(SSC)感知性能的影响,通过低温等离子体改性处理技术对碳纳米管(CNT)进行官能团嫁接,使其在水性体系下获得较好的分散性,并将改性后的CNT(P-CNT)加入混凝土中制备P-CNT/SSC传感器,通过改变含水率与温度条件研究P-CNT/SSC传感器的极化效应与循环加载下的自感知性能。试验结果表明:过高或过低的含水率均不利于SSC的感知性能,其中变化最为明显的是饱水状态下的P-CNT/SSC传感器,其应力敏感系数下降89.8%,并且压敏曲线极不稳定;在变温试验中,P-CNT/SSC传感器的电阻率与温度之间呈现负相关性,高温和低温下的应力敏感系数相较于常温组试件,分别下降了约35.66%和44.53%,并且压敏曲线整体出现了上移或下滑的趋势;P-CNT/SSC传感器在工程应用中的最佳测试环境为常温、自然含水率。     

基于FPGA的基-16FFT模块的实现

阐述了采用Alter公司的StratixⅡ系列FPGA设计高速FFT处理器的实现方法及技巧;充分利用其芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了FFT运算;整个设计采用流水与并行方式尽量避免“瓶颈”的出现,提高系统时钟频率,达到高速处理;实验表明,此处理器既有专用ASIC电路的快速性,又有DSP器件灵活性的特点,适合用于高速数字信号处理。