基于微机的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求，提出了一种基于微机PCI总线的低成本边界扫描测试主控系统的硬件设计方案，该系统以PC机为平台，以用CPLD器件实现的JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号，并用普通的SRAM实现存存器共享，仿真表明，该系统产生的测试信号完全满足IEEE1149．1协议的时序要求，可用于IC和PCB的边界扫描测试，以及改进边界扫描测试的研究和实验。     

锁相频率合成功率源与晶体介质谐振腔匹配网络

论述了锁模激光的调制器晶体谐振腔与锁相频率合成功率源匹配网络的实现，笔者经过深入研究，提出锁模激光的调制器晶体谐振腔非线性特性，并根据定一论断选择新的器件、网络电路，精心调制完成了难于实现的匹配，给出了实际运用的匹配波形图。     

交通灯控制器的VHDL程序设计

结合交通灯控制器的设计过程，介绍了硬件描述语言VHDL的结构模型和设计方法，说明了VHDL设计的优点及在数字系统设计中的重要地位和作用。     

Verilog RTL模型

VLSI集成电路芯片测试技术正在向高层次测试推进，针对Verilog硬件描述语言，提出了一种在寄存器传输级（register transfer level,RTL)上的电路模型VRM，该模型着重于实际应用，可输出文本格式文件，便于开发实用的RTL级故障模拟和RTL级测试生成等软件。基于该模型。还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性。     

腹地连接和多式联运

在这里指出腹地连接的概念及运输方式的功能特性.第二部分是多式联运,主要分析了四种运输方式.第三部分是在多式联运中信息和通讯技术.最后指出了多式联运的发展趋势.     

可测试性设计中的功耗优化技术

降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加，可靠性降低，成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法，分析测试过程中功耗升高的原因，对已有的几种主要的降低测试功耗方法进行详细分析，最后给出一种高性能微处理器的真速低功耗测试方法。     

千兆以太网同步检测集成电路设计

采用两组分接电路结构，并将同步码字检测电路置于间，设计了千兆以太网同步检测集成电路。实现1．25Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码这的检测。分析了RC网络效应对超高速集成电路中互连线的影响，基于TSMC0．35μmCOMS工艺建立电路模型，使用Smartspice工具在不同温度（0－70℃）、电源电压（3．15－3．45V）及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较，证明了该设计在减小规模，简化结构和加快仿真流程方面的有效性，电路版图采用全定制方式实现。     

功率集成光激MOS控制交流多路开关模拟设计

介绍了一种新型功率集成光激MOS控制多路开关，它由双向晶闸管，MOS器件，光电器件组成。此开关通过光电转换来实现强电与弱电之间的隔离，可工作在交流状态，其通态压降低，约在1．5－3V之间，并对其阻断特性，电流特性，开关特性进行了全面的模糊分析，此开关适用于开发各种电源开关产品。     

光电可逆计数器系统的设计

通过对光电可逆计数器系统的研究，分析设计了以CMOS集成电路为基本组成部分，配合光电探测电路，电压放大电路波形整形电路，从而对光信号干涉条纹进行计数，达到高精度测试目的。     

软件无线电中的DSP技术

在软件无线电的发展过程中，对软件无线电应用限制最大的就是硬件的发展水平，而DSP硬件的现有技术水平更是软件无线电技术实际应用瓶颈，文章提出了几种关于DSP技术在软件无线电中实际应用的折衷方案。