排序方式： 共有21条查询结果，搜索用时 31 毫秒
21.
相位相干通信系统中,通常采用锁相环路来产生相干参考信号。传统的模拟型同步具有误差门限和步长固定的缺点。针对这些弊端,在传统模拟型同步环结构的基础上,提出了一种新的数字型设计方案,采用复杂可编程逻辑器件CPLD（Complex Programmable Logic Device),在Max plusⅡ环境下,利用AHDL语言实现了该设计方案。与传统设计相比,该设计具有可编程误差门限和可编程步长等优点。另外,使用CPLD设计,可以根据实际需要编程控制,大大增加了电路的灵活性。通过软件仿真验证,相位误差满足设计要求,具有一定的实用价值。 相似文献