排序方式： 共有12条查询结果，搜索用时 0 毫秒
11.
采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。 相似文献
12.
陈海进 《南通大学学报(自然科学版)》2003,2(3):60-62
以交通灯控制器的设计为例 ,介绍了Verilog硬件描述语言在数字集成电路课程教学中的应用 ,并探讨了硬件描述语言对数字集成电路设计方法的影响以及现代数字集成电路的教学方法 相似文献