EDA技术及应用

论述了EDA技术及其发展,并详细介绍了基于VHDL的自下而上的设计方法以及EDA技术的特点。     

现代物理与深厚情谊——我的朋友黄昆

1941～1942学年,我在昆明的西南联大物理系念四年级。当时物理系非常之小,只有10位教授、10位教员、几名研究生,每个年级的大学生也不超过20名。当1941年秋新学年开始时,出现了一张新面孔,他旁听许多四年级和研究生的课程,并且参加所有的讨论——这就     

中国高校双语教学模式分析

双语教学作为一种全新的教学方式,承接了中西文化的碰撞和融合,涉及到教学理念的更新,教学内容的重审,授课形式的改革,教学手段的改进,师资的培训等诸多的问题,亟待全面加以研究,探索出高校双语教学的模式。     

4-溴-2-甲基吡啶及其衍生物的合成工艺优化研究

为优化2-甲基-4-苯基吡啶及其衍生物的合成条件,本研究在微波(120℃)条件下,采用水/1,4-二氧六环(5:1)的混合溶剂,研究碱(缚酸剂)及催化剂对Suzuki偶联反应的影响,结果发现碳酸钾和[1,1'-双(二苯基膦基)二茂铁]二氯化钯的组合为最优条件。经优化,收率提高30%,总收率达81%。该优化后条件高效绿色,收率显著提高,且该条件具有较好的底物适应性。     

FPGA中适用于低位宽乘累加的DSP块

Xilinx和Intel生产的许多先进现场可编程门阵列(Field Programmable Gate Array,FPGA)中,通常采用具有较高的固定位宽乘法器的数字信号处理(Digital Signal Processing,DSP)模块,它们往往不能高效支持低位宽乘累加(Multiply Accumulate,MAC)运算.为解决这一问题,本文提出一种支持低位宽乘累加的新DSP块,在实现Xilinx DSP48E1功能的基础上,通过数据移位、乘法器拆分与后置加法器单指令流多数据流(Single Instruction Multiple Data,SIMD)功能的配合,可以并行实现2个8-bit乘累加或2对共享乘数的4-bit乘累加,同时留出足够的保护位防止溢出.其中,乘法器拆分可减少部分积压缩时间,而新功能提高了DSP块利用率,从而使计算多个低位宽乘累加时所需DSP块数目变少,总使用面积减少.实验结果表明:与实现DSP48E1功能的基础DSP相比,新DSP计算速度提升了9%,当实现2倍数目的8-bit乘累加和实现4倍数目的共享乘数的4-bit乘累加时,DSP块使用总面积均减少40...     

案例剖析专利作价入股时专利登记簿副本的法律效力

案例 2006年5月,申请人王某的一项发明专利申请获得国家专利局授权(专利号 20041005*****),并颁发专利证书.2006年12月,专利权人王某将该项专利转让给曹某,并向国家专利局申请了专利权人的著录项目变更,手续合法,曹某成为新的专利权人.     

恒功率放电下锂离子电池的产热特性

恒功率放电是电池实际运行工况中的典型放电方式,其放电过程中的产热对电池的性能和安全运行有重要影响。为了研究恒功率放电方式下电池的产热特性,首先建立了电化学-热耦合模型;然后通过实验验证了模型的合理性;最后分析了放电过程电池内部集流体、正负极和隔膜各层的产热特性,讨论了放电功率和正极电极厚度对电池内部各层产热量的影响。结果表明:在放电过程中负极产热率的变化程度最大;放电功率对各层产热量占总产热量的比值影响不大,其中正极产热量所占的比值最大(不同放电功率下的占比均在70%以上);增大正极电极厚度可降低电池的产热量,但随着电极厚度的增大,其影响效果会降低。     

柔性件装配概念设计偏差分析系统架构

针对概念设计阶段装配公差设计的特点,提出了概念设计车身装配偏差分析系统(AVA),研究了装配顺序、接头类型和装配公差三者的不确定性关系及其对装配最终偏差的影响.通过该系统可以解决关键尺寸在车身装配概念设计阶段成本条件下满足质量要求的装配方案设计,并可以快速实现设计方案的生成、分析与决策.     

一种新的快速FPGA布局算法

在模拟退火算法的基础上,提出了一种快速FPGA布局算法.该算法先用解析模型快速确定所有宏模块及单个逻辑模块的"理想"位置,然后通过局部扩散消除模块之间的重叠,得到一个较好的初始布局方案,最后再用低温的模拟退火进一步优化,确定各模块的最终位置.实验数据表明,以目前在学术界普遍采用的平方线网总长度为目标函数,与经典的VPR算法相比,新算法大大降低了布局所耗费的时间,而不影响最终布局方案的质量.