排序方式: 共有1134条查询结果,搜索用时 15 毫秒
951.
针对多核私有Cache结构面临的容量失效问题,提出了一种基于细粒度伪划分的核间容量共享机制.通过在细粒度层次为每个Cache Bank设置加权饱和计数器阵列来统计和预测各线程的访存需求差异情况,控制各个处理器核在每个Cache Set上的私有域与共享域划分比例,并以此指导各处理器核上的牺牲块替换、溢出与接收决策,利用智能的核间容量借用机制来均衡处理器间访存需求差异,缓解多核私有Cache结构面临的容量失效问题.在体系结构级全系统模拟器上的实验结果表明,该机制能够有效改善多核私有Cache结构的容量失效问题,降低多线程应用程序的平均存储访问延迟. 相似文献
952.
以软土、中软土和中硬土3种均质地基作为研究基准,采用广义层间位移谱,结合有限元计算模型,考虑场地类型和距车站水平距离两个影响因素,分析地铁车站的存在对临近建筑结构的动力影响.结果表明,在地震动作用下,地铁车站的存在将增加临近地表建筑结构的层间位移角,给结构的安全性和抗震性能带来不利影响;随着距离车站水平距离的增加,地铁车站的影响将逐渐减小.结合本文算例初步认为,在软土场地条件下,地铁车站的影响最为显著;同时给出不同场地条件下,地铁车站所能影响的区域范围以供参考.软土场地中,地铁车站对距离车站2.0倍车站水平宽度范围外的地表建筑的影响仍十分明显,需要妥善考虑;而在硬土场地条件下,当距离车站的水平距离超过1.5倍车站宽度时,车站的影响已可忽略. 相似文献
953.
DSP具有能效比高的特点,可以用于通用高性能计算.矩阵乘是许多科学与计算问题的核心算法,在DSP上取得高性能具有重要的理论和现实意义.面向通用DSP,提出了矩阵乘并行算法,建立了矩阵乘峰值性能模型,根据性能模型,构建了矩阵乘性能达Tflops级DSP体系结构参数配置,对通用DSP的设计参数给出了明确的性能指标要求,包括乘加流水线数量、寄存器数目、带宽和延迟. 相似文献
954.
从帖子和用户两个角度对网络论坛的人类行为动力学特征进行实证统计和分析.对帖子属性的统计分析发现,帖子的回复次数、吸引的不同用户数均服从幂律分布,而帖子的浏览次数分布没有明显的规律性;帖子的浏览次数和回复次数之间存在明显的正相关性,且二者的比值大于等于10.对用户发帖、回帖行为的统计分析发现,用户发帖数、回帖数、回复的不同主帖数均服从幂律分布,说明网络论坛用户行为具有很强的异质性,大多数用户很少发帖或回帖,关注范围也比较小,只有少数活跃用户经常发帖或回帖,关注面非常广;还发现单个用户单日回帖数以及单个用户针对单个主帖的回复数也均服从幂律分布,存在少数用户在个别日子里发表大量回帖和少数用户针对少量主帖发表大量回帖的现象.这些结论对于在线用户行为建模具有重要的指导意义,也为网络舆情监控和网络水军发现提供了新的思路. 相似文献
955.
针对神经网络、支持向量机等方法对数据样本容量要求较高的问题,以及一般时间序列预测模型对最大负荷等随机因素拟合不足的问题,应用时间序列的季节乘法模型对地区月度最大负荷做预测,并用GARCH模型对预测误差进行修正.用某电网的真实数据作案例,结果表明,误差率仅为2%,预测精度良好.相比修正前的模型,误差率下降0.5%,证明误差修正模型有效. 相似文献
956.
针对传统低剪力墙延性的不足,提出了一种改进方案.为了准确把握新型配筋方案的优势,共完成了两片低剪力墙的低周反复加载试验,考察了它们在往复荷载作用下的极限承载力性能、滞回特性、延性以及破坏特征等.以试验研究为基础,采用ABAQUS有限元分析软件,对比分析了4种不同配筋形式低剪力墙的非线性性能,并对新型低剪力墙竖缝的开设位置进行了研究.试验结果与有限元分析表明:设置钢筋暗支撑、开缝及设置钢板的方式均可改善传统低剪力墙的延性及变形性能;与带暗支撑低剪力墙相比,新型低剪力墙的变形能力及耗能能力提高显著,抗震性能更好,且具有明显的多道抗震防线. 相似文献
957.
提出了一种基于层次化无缓冲谐振时钟网络的耦合时钟阵列结构,能够有效分布全局时钟,并实现局部时钟网络的频率及相位锁定.基于耦合振荡器理论,详细分析了耦合网络的电压幅值、频率锁定及耦合网络带宽特性,并通过SPICE模拟,对影响谐振时钟阵列耦合特性的关键因素进行了研究,包括时钟负载差异、能量补偿单元、以及耦合网络等.模拟结果表明,谐振时钟阵列具有较宽的频率锁定范围,在耦合特性发生变化的情况下,全局时钟偏斜最大为21 ps,小于时钟周期的2%. 相似文献
958.
针对NIC芯片资源和面积受限的特点,设计了一种资源占用少的多VP共享缓冲区的描述符提交机制DAMQ-PD,设计了地址队列记录每个数据的存储地址,结合每个VP的头尾指针,将各VP分散存储于共享缓冲区的数据链接起来,实现了写、读数据的流水操作.设计了启发式信用管理机制HCM,按需动态给各VP分配信用,自动在PIO和DMA这两种描述符提交方式间切换,避免无信用可分配时可能造成对用户进程的阻塞.分析和模拟结果表明,DAMQ-PD资源占用少、缓冲区利用率高、读写流水、消息发射率高,满足了用户进程提交描述符对低延迟和大容量的性能要求. 相似文献
959.
针对目前交换机的输入缓冲区读延迟增大导致交叉开关吞吐率下降的问题,提出了多VC共享预取结构SPB,用于隐藏数据缓冲区SRAM的读延迟.设计了旁路写入控制、读写地址管理、预取管理等关键功能,用Verilog语言实现了SPB结构,通过模拟器测试了SPB结构的读写性能.模拟和分析结果表明,采用SPB结构的输入缓冲区能够降低读写延迟,提高输入缓冲区的写入和读出吞吐率.SPB结构能够被方便地应用于静态分配多队列或动态分配多队列缓冲区中,加快缓冲区的读写速度,从而提高整个交换机的吞吐率. 相似文献
960.
片上网络的拥塞现象极大地限制了路由器的有效性能,拥塞问题将直接影响到整个处理器芯片的性能.本文首先分析了片上网络中虚通道路由器通信流量的特性.提出设定不同的阈值将网络拥塞状态进行划分,将拥塞避免问题划分为拥塞预防和拥塞解除两个阶段.提出使用一种动态注入率策略,根据实时检测网络的拥塞状态,动态调整网络报文的注入率,将网络中的通信流量控制在一个合理水平内,减轻网络的负载压力,避免NoC完全陷入拥塞而出现瘫痪状态.仿真模拟结果表明,拥塞预防时NoC性能约在“最大负载点”,拥塞解除时性能约在“膝点”,注入率可以达到0.05,在避免拥塞的同时有效兼顾了网络性能. 相似文献