排序方式: 共有11条查询结果,搜索用时 0 毫秒
11.
针对数字电路设计中面积和速度相互矛盾的问题,提出了AES算法的一种优化处理方法,将加密和解密共用一个存储器,并以此为基础针对密钥分组为128位的情况,对硬件结构进行了优化处理,使密钥扩展与加/解密模块共用4个替换盒,充分利用了硬件资源,达到较高的速度/面积比,由此设计出了适合IC卡的AES协处理器,并用Xilinx公司的集成开发软件XilinixISE6.0对该设计进行功能仿真、布局布线后仿真验证,结果证明本设计优化设计方案的可行性达到了IC卡对AES协处理器的要求. 相似文献