一种应用于2D-DWT的减少规整化乘算法

提出了一种应用于基于Lifting的二维离散小波变换(2D-DWT)硬件设计的算法,即减少规整化乘.该算法能够大大减少2D-DWT处理过程中的乘法运算次数,降低系统功耗.给出了应用该算法的新型9/7小波结构,该结构通过适当的配置可以既作为正向变换滤波器又作为反向变换滤波器,既能实现5/3小波又能实现9/7小波.对该结构使用Verilog HDL语言进行RTL级描述,在SMIC 0.18μm工艺下综合得到最高工作频率为150MHz,等效门数是15 500.     

适用于∑－△ADC的半波滤波器设计

讨论了∑－△模数转换器（ＡＤＣ）中降采样部分的数字抗叠混滤波器的设计要求和结构，着重介绍了低过采样率情况下半波滤波器的设计过程和有关证明，并给出了４组滤波器的数据．     

适用于Σ—ΔADC的半波滤波器设计

讨论了Σ－ΔＡＤＣ模数转换器中降采样部分的抗叠混滤波器的设计要求和结构，着重介绍低过采样率情况下半波波器的设计过程和有关证明，并给出了４组滤波器的数据。