一种新型带数字校准的超低噪声CMOS参考电压源

提出了一种新型的超低噪声参考电压源.该参考电压源采用基于CMOS阈值电压的偏置电压源结构,具有极低的输出噪声.使用数字校准的方法,将输出电压与精准带隙电压源电压进行比较和校正,提高输出电压的精度.整体电路使用TSMC 0.18 μm RF CMOS工艺设计并物理实现,集成于高性能射频接收器芯片中.仿真结果表明,该低噪声参考电压源的输出噪声在1 kHz时为62 nV/Hz(1)/(2)、在1 MHz时为12.3 nV/Hz(1)/(2).测试结果表明,该低噪声电压源的输出电压值参照带隙基准源,误差为±10 mV.     

沟道-衬底结对旁栅偏压条件下GaAs MESFET沟道电流迟滞行为的影响

旁栅偏压条件下, GaAs MESFET沟道电流的迟滞行为与衬底深能级EL2和沟道-衬底结的特性密切相关. 实验研究发现, 外加旁栅偏压条件下, 沟道电流的迟滞行为发生的根本原因是沟道-衬底结耗尽区展宽和收缩对深能级EL2的电子俘获和电子发射的响应比较慢. 当旁栅偏压稳态变化时, 沟道电流的迟滞现象将消失, 即存在一个迟滞行为消失的“准静态”. 这一发现和结论对于MMIC的设计将具有比较重要的指导意义和参考价值.     

一种采用温度补偿的软启动电路及其在LDO中的应用

用高温漏电流补偿技术设计了一种可工作在-40～150℃范围的高稳定性低压差线性稳压器的软启动电路.芯片设计基于CSMC公司的0.5μm CMOS混合信号模型,并通过了流片验证.仿真与测试结果表明,该软启动电路可在-40～150℃范围内正确启动,并在高温下,低压差线性稳压器的误差放大器输入对管不会被误关断.     

基于转移指令特性的动态翻译算法

摘要： 针对传统方法统一转译转移指令导致翻译器效率较低的问题,基于转移目标地址在函数内外的不同特征,提出了直接映射和指令类型转译策略组合的动态翻译方法.对函数内转移指令,直接采用目标架构中对应的分支指令进行映射,通过转移前后指令翻译码的无缝链接,高效转译了条件分支指令,且无需生成源寄存器到内存同步指令;对函数间转移指令,区别对待函数转移和其他转移指令,通过将源程序函数转移指令属性继承给翻译码以提高目标机转移预测器准确率.基于EEMBC(Embedded Microprocessor Benchmark Consortium)测试基准的实验表明,该方法使转移指令翻译码执行指令数平均减少58.9%,转移预测器命中率平均提高80.7%,翻译器整体性能提高12.3%.     

基于密集采样成像算法的全芯片可制造性检查技术

分辨率增强技术(Resolution Enhancement Technology，RET)在集成电路制造中的应用使得光刻用掩模图形日趋复杂，而掩模制造成本和制备时间也随之增加．由于光刻工艺包含了一系列复杂的物理和化学过程，分辨率增强技术本身很难保证其输出结果的正确性，因此在制造之前，利用计算机对已经过处理的版图作可制造性验证变得十分必要．文中介绍了光刻建模、成像模拟和问题区域查找的算法，回顾和比较了当今流行的post-RET验证方法，并阐述了基于密集采样成像算法(Dense Silicon Imaging，DSI)的可制造性验证的必要性．并在密集采样成像算法的各个关键步骤提出了新的加速算法．在新算法的帮助之下，以往由于计算量太大而被认为不实用的基于密集采样成像的可制造性检查得到了实现．文章的最后部分给出了密集采样成像算法在实际中应用的例子和实验结果．     

正则扰动下周期时变系数矩阵Sylvester表示的振荡器相位噪声分析方法

振荡器的相位噪声分析是通过扰动自激大信号状态方程, 导出周期时变小信号状态方程进行的. 在振荡器的时域稳态解上应用传统的正则扰动方法, 对周期时变系数Jacobi矩阵按照Sylvester定理进行分解, 在它的周期向量构成的空间上, 分析振荡器在扰动下能保持周期稳态的条件; 注入表示白噪声的频域伪正弦信号和时域δ相关信号, 应用随机微分方法, 揭示相位噪声的产生过程, 计算相位抖动; 应用调频的原理分析幂律谱和Lorentz谱的形成以及它们之间的关系, 并获得包含谐波的Lorentz功率谱. 以周期系数Jacobi矩阵为基础, 构造简单的计算Floquet指数和相位噪声的算法流程并给出简单实例. 最后指出振荡器相位噪声分析的难点和发展方向.     

电容阵列开关时序优化在A/D转换器中的应用

欲提高逐次逼近式A／D转换器的精度，常受到内部DAC（Digital-to-Analog Converter）结构参数误差等因素的制约，同时A／D转换器的低功耗问题亦受到关注．为减小电荷分布式DAC中电容离散引入的积累梯度误差，改善输出积分线性度（INL，integral nonlinearity），引入INL bounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化．通过引入预增益级和Latch级，改进了内部比较器的结构，降低了静态功耗，提高了转换精度和工艺的可靠性．仿真结果表明，设计ADC的分辨率可达14bit，其1NL提高2倍以上，功耗8．25mW．该设计可利用0．6μm2P2M标准的CMOS工艺实现．