一种快速图象中值滤波算法

提出了一种基于灰度图象的二维中值滤波快速算法。该算法每次只考虑滑动窗中移出和移入的数据，避免了传统算法中因排序所需的大量数据比较，该算法比较次数仅与前后两次窗口中值的差值成正比。     

随机序列的分维研究

用分形方法分析了各种独立的雷达杂波过程，得到了各随机序列的分形维数，并分析了分形维数与各随机序列幅度的概率分布及其频谱宽度的关系，随机序列分维研究为雷达信号检测提供了一个新思路。     

面向VLSI实现三角函数求解算法

研究面向超大规模集成电路实现三角函数求解算法及其电路结构的实现。方法首先采用坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数求方法。     

超高速数据采集系统的设计与实现

提出了一种可完成２５０ＭＳ／ｓ，８ｂｉｔ模数转换的超高速数据采集系统，系统采用了分路数据输出的体系结构，微波传输线的连接方式以及多种抗干扰设计，使系统在２５０ＭＳ／ｓ，１２５ＭＨｚ信号输入时仍能保持７ｂｉｔ左右的有效位数。     

信号故障检测的自相关方法

本文将信号的自相关特性应用到故障检测中,给出了故障检测的表达式,分别讨论了两类信号的故障检测实现方法,还给出了检测故障的算法。仿真结果表明,自相关方法用于故障检测是可行的。该方法可应用到设备内部自测试中,并可完成周期信号的在线故障检测。     

新课型模式打造审美化精品化人文素养通识课

在现代高校素质教育教学改革中,辩论型、咨询型、研究型、参与型等多种新课型得到广泛应用与推广。本文主要讨论人文素养通识课教学实践中,如何通过多种新课型角色互补和综合运用,构建全新的教学模式,以有效提高教学效果,最终实现人文素养通识课程的审美化和精品化。     

高性能信号处理系统体系结构的研究与实现

构建高性能的并行分布式信号处理系统．在所构建的信号处理系统结构中，摒弃了传统上基于共享总线的互连方法，将RapidIO互连协议应用于基于开关互连的、点对点的多处理器系统体系结构中，并使用可编程门阵列FPGA实现基于RapidIO的DSP节点的通信处理器，对该处理器的性能进行了讨论和分析。     

一种高性能32位浮点乘法器的ASIC设计

介绍了一种32位浮点乘法器的ASIC设计。通过采用改进Booth编码的树状4:2列压缩结构,提高了乘法器的速度,降低了系统的功耗,且结构更规则,易于VLSI实现。整个设计采用VerilogHDL语言结构级描述,用TSMC0.25标准单元库进行逻辑综合。采用三级流水技术,完成一次32位浮点乘法的时间为28.98ns,系统的时钟频率可达103.52MHz。     

多功能雷达视频信号模拟器

对雷达视频信号模拟器的类型、结构、功能等作了系统的分析 ;重点讨论了一种单脉冲雷达多功能视频信号模拟器 ,该模拟器采用“微机 模拟器DSP组合”的结构实现 ,它能产生多种参数的目标回波信号、杂波、噪声、欺骗干扰和航迹等 ,可用来开环或闭环调试和测试动目标跟踪信号处理机和角跟踪伺服系统。     

VXI总线超高速数据采集系统的设计与实现

研究了ＶＭＥ计算机总线扩展的仪器标准总线超高速数据采集与ＤＳＰ系统的设计与实现。方法采用ＶＸＩ总线Ｃ尺寸双插槽宽模块及Ｉ,Ｑ支路双通道设计,通道采样率均为５００ＭＨｚ,系统存储深度为２ＭＢ,中央处理器采用高速浮点ＤＳＰＴＭＳ３２０Ｃ３１,时序和逻辑电路由ＣＰＬＤ实现。系统实现采用微带传输线和带状传输线进行高速线迹互连,高频信号线采用端接匹配优化策略,并对整个设计进行了信号完整性分析及软件仿真。结果