首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   72篇
  免费   0篇
  国内免费   1篇
系统科学   2篇
丛书文集   6篇
综合类   65篇
  2023年   1篇
  2020年   1篇
  2018年   2篇
  2017年   1篇
  2016年   5篇
  2014年   4篇
  2013年   6篇
  2012年   7篇
  2011年   2篇
  2010年   2篇
  2009年   3篇
  2008年   11篇
  2007年   4篇
  2006年   5篇
  2005年   6篇
  2004年   2篇
  2002年   1篇
  2001年   2篇
  1998年   1篇
  1997年   2篇
  1996年   1篇
  1995年   1篇
  1990年   1篇
  1987年   1篇
  1983年   1篇
排序方式: 共有73条查询结果,搜索用时 15 毫秒
11.
长期运行的输油管道由于外界因素的影响致使其堵塞,严重的还会导致输送介质的泄漏,不但给企业带来巨大的经济损失,还会对输送管线周边环境造成污染.因此,为了提高管道的输送效率、保证油品的安全输送,对管道进行清理和疏通是一项必不可少的管道维护作业.清管器作为机械清洗管道的设备之一,已经在世界上许多国家的管道行业得到广泛应用.基于管道的特殊性和复杂性,智能清管器是目前广泛采用的管道内检测设备.  相似文献   
12.
在模拟退火算法的基础上,提出了一种快速FPGA布局算法.该算法先用解析模型快速确定所有宏模块及单个逻辑模块的"理想"位置,然后通过局部扩散消除模块之间的重叠,得到一个较好的初始布局方案,最后再用低温的模拟退火进一步优化,确定各模块的最终位置.实验数据表明,以目前在学术界普遍采用的平方线网总长度为目标函数,与经典的VPR算法相比,新算法大大降低了布局所耗费的时间,而不影响最终布局方案的质量.  相似文献   
13.
提出了一种基于串扰延时查找表的静态时序分析方法.该方法首先由芯片版图提取出串扰线仿真电路,然后采用批处理仿真方式得到串扰延时库.之后采用串扰延时分析算法,通过算法自动计算出跳变时间差和负载,处理多攻击线等,最终基于串扰延时库的查找表法进行分析计算,得到精确的串扰延时值.实验结果表明,采用本文提出的基于串扰延时查找表的静态时序分析方法所留裕量在7.24%~37.70%之间,为业界可接受范围内.  相似文献   
14.
用于高速PLL的CMOS电荷泵电路   总被引:8,自引:0,他引:8  
提出了一种应用于高速锁相环中的新型CMOS电荷泵电路.电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动.电路采用chartered0.35μm 3.3 V CMOS工艺实现,模拟结果表明电流源输出电压在1~3V区间变化,其输出电流基本无变化,上下电流的失配率小于0.6%,具有很高的匹配性.在3.3V电源电压下,电荷泵输出电压的范围为0~3.1V,具有宽摆幅和低抖动(约0.2mV)等优点,能很好地满足高速锁相环的性能要求.  相似文献   
15.
一种基于FPGA快速进位链的时间数字转换电路   总被引:1,自引:0,他引:1  
设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.  相似文献   
16.
Xilinx和Intel生产的许多先进现场可编程门阵列(Field Programmable Gate Array,FPGA)中,通常采用具有较高的固定位宽乘法器的数字信号处理(Digital Signal Processing,DSP)模块,它们往往不能高效支持低位宽乘累加(Multiply Accumulate,MAC)运算.为解决这一问题,本文提出一种支持低位宽乘累加的新DSP块,在实现Xilinx DSP48E1功能的基础上,通过数据移位、乘法器拆分与后置加法器单指令流多数据流(Single Instruction Multiple Data,SIMD)功能的配合,可以并行实现2个8-bit乘累加或2对共享乘数的4-bit乘累加,同时留出足够的保护位防止溢出.其中,乘法器拆分可减少部分积压缩时间,而新功能提高了DSP块利用率,从而使计算多个低位宽乘累加时所需DSP块数目变少,总使用面积减少.实验结果表明:与实现DSP48E1功能的基础DSP相比,新DSP计算速度提升了9%,当实现2倍数目的8-bit乘累加和实现4倍数目的共享乘数的4-bit乘累加时,DSP块使用总面积均减少40...  相似文献   
17.
例1患者56岁,因发现颈部包块4mo ,近2mo来包块增长迅速前来就诊。体检 :左颈部见一大小约15cm×10cm包块,表面皮肤无红肿 ,溃破 ,质硬 ,无压痛 ,移动性差 ,无搏动感 ,边界清楚。CT显示两侧鼻咽腔、腮腺、甲状腺正常。诊断 :左颈部包块 (多考虑为左颈鞘神经纤维瘤囊性变 )。B超检查 :左颈部见大小约5.7cm×3.8cm囊实性包块 ,壁厚 ,边界清。包块上极见2.6cm×2.5cm实质不均质强回声向腔内突起 ,形态不规则。包块内液体混浊 ,包块周围见部份正常甲状腺组织 ;右侧甲状腺未见异常。B超诊断 :左颈部囊实性包块———甲状腺腺瘤伴出血。手术于胸…  相似文献   
18.
作物种子的电生物效应与电场强度关系的研究   总被引:15,自引:6,他引:15  
用不同强度的匀强电场作用油葵种子一定时期发现不同电场强度对应不同程度的生物响应,场强与响应呈振荡型关系。  相似文献   
19.
提出了一种适用于动态部分可重构系统的NoC结构,它的主要优点是通信效率高和可扩展性好.为适应动态部分重构,NoC不仅传输普通数据,而且传输配置位流数据.NoC将每个资源节点作为一个配置区域,在网络数据包中加入类型域以区分普通数据与配置数据,并相应地将网络接口分为普通接口与配置接口.采用ModelSim对随机均匀分布模式进行了仿真测试,得出所设计网络的最高吞吐率为0.40 flit·cycle-1·Ip-1.为了验证系统的有效性,通过在Xilinx Virtex4 xc4vsx35-10芯片上构建原型系统进行实验.结果表明,系统能在50 MHz上正常工作.  相似文献   
20.
金梅 《凉山大学学报》2002,4(4):123-126
电视频道专业化并非简单的内容分类,而是与电视业集团化,产业化相联的系统工程,是电视频道的竞争。基层电视台应校正观念方向,实施品牌战略,迎接挑战,认真寻求生存发展的道路。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号