全文获取类型
收费全文 | 73篇 |
免费 | 1篇 |
国内免费 | 6篇 |
专业分类
系统科学 | 2篇 |
综合类 | 78篇 |
出版年
2023年 | 2篇 |
2021年 | 2篇 |
2020年 | 2篇 |
2019年 | 3篇 |
2018年 | 1篇 |
2017年 | 1篇 |
2016年 | 1篇 |
2014年 | 4篇 |
2013年 | 1篇 |
2012年 | 2篇 |
2011年 | 3篇 |
2010年 | 3篇 |
2009年 | 4篇 |
2008年 | 6篇 |
2007年 | 4篇 |
2006年 | 2篇 |
2005年 | 1篇 |
2004年 | 7篇 |
2003年 | 1篇 |
2002年 | 1篇 |
2001年 | 1篇 |
2000年 | 3篇 |
1999年 | 4篇 |
1998年 | 4篇 |
1997年 | 4篇 |
1996年 | 3篇 |
1995年 | 2篇 |
1992年 | 2篇 |
1990年 | 2篇 |
1989年 | 1篇 |
1987年 | 1篇 |
1981年 | 1篇 |
1978年 | 1篇 |
排序方式: 共有80条查询结果,搜索用时 15 毫秒
51.
给出了一个基于TSMC 0.18 μm CMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路.芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为1.1 mm×0.8 mm.采用1.8 V单电源供电,测得在负载为50 Ω时电路的输出功率大于5 dBm.芯片在PCB板上键合实现锁相环路的闭环测试,测得锁定范围为130 MHz;当环路锁定在1 GHz时,振荡器输出信号的占空比为50.4%,rms抖动为5.4 ps,单边带相位噪声为-124 dBc/Hz@10 MHz.该电路适当调整可应用于千兆以太网IEEE802.3规范 1000BASE-X的物理层发信机设计. 相似文献
52.
研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路... 相似文献
53.
研究了三辛基甲基氯化铵(TOMAC)为载体的大块液膜体系处理含镍(Ⅱ)废水.应用正交实验考察了料液相中金属离子浓度、载体浓度、反萃剂浓度、料液相pH对镍(Ⅱ)迁移的影响.结果表明,镍(Ⅱ)迁移的最优方案为料液相中金属离子浓度为0.03mol/L,载体浓度为6%,反萃剂浓度为0.05mol/L,料液相pH为10.在最优条件下,迁移时间180min,迁移率可达53.92%.因素的影响主次为镍(Ⅱ)浓度>料液相pH>载体浓度>反萃剂浓度. 相似文献
54.
实物期权理论认为,市场不确定性能够延迟房地产开发项目的上市时间.基于全国主要城市在2006和2016年间商品住宅开发项目的土地购置和项目上市记录,本文建立久期模型分析住房价格增长波动率和其他因素对项目上市时间的影响规律.实证结果显示,市场不确定性能够显著延迟项目的上市时间,但在高房价水平下这种延迟效果较为有限;此外,项目和企业特征也会显著影响项目的上市时间.该结果表明,房地产企业高价拿地+捂盘惜售的策略并不能从实物期权理论中得到充分的支持,是一种高风险的投资行为. 相似文献
55.
正每当看到禁止踩踏花草的标语时,我就情不自禁地想起自己学过的一篇课文《山中访友》。这篇课文是李汉荣先生写的,我非常喜欢它,因为它教我用不一样的角度看世界,让我发现不一样的世界。桥,被作者比喻成一位德高望重的老人。桥,对于我们每一个人来说,并不陌生。以前,在我的眼里,桥就是桥,是一个普普通通的物体,给人们提供方便而已。没想到,在作者的心中,桥就像有灵魂、无私奉献的老人。读罢, 相似文献
56.
众所周知,会计核算的前提(即会计假设)和一般原则是会计反映经济情况时的具体规范。因此,根据知识经济的特点,文章论述了知识经济对会计核算的影响。 相似文献
57.
一个图的正常全染色如果相邻点的点染色及其关联边染色集合是不同的,则称为图的邻点可区别全染色,其所用到的最少颜色数称为图的邻点可区别全色数.该文得到了冠图圈与圈(星,完全图)的邻点可区别全色数. 相似文献
58.
国产化超临界CO2萃取试验装备的研制 总被引:9,自引:0,他引:9
充分吸取工业先进国超临界CO2萃取试验装备的优点,优化设计了国产化试验装备系统的总体方案。该系统采用隔膜压缩机产生高压CO2。可对压力,温度及CO2流量等工艺参数实行独立测量怀调控,既可常压分离又可带压分离。 相似文献
59.
研究了万兆以太网接收芯片结构 ,并在此基础上设计、流片和测试了高速 1∶4分接芯片 ,采用 0 .1 8μmCMOS工艺设计的1∶4分接电路 ,实现了满足 1 0GBASE R的 1 0 .31 2 5Gbit/s数据的 1∶4串 /并转换 ,芯片面积 1 1 0 0 μm× 80 0 μm ,在输入单端摆幅为 80 0mV ,输出负载 5 0Ω条件下 ,输出2 .5 78Gbit/s数据信号电压峰峰值为 2 2 8mV ,抖动为 4psRMS ,眼图的占空比为 5 5 .9% ,上升沿时间为 5 8ps .在电源为 1 .8V时 ,功耗为 5 0 0mW .电路最高可实现 1 3.5Gbit/s的 4路分接 相似文献
60.