干燥溶剂介质对常压制备SiO2气凝胶的影响

以正硅酸乙酯和乙醇等为原料,通过溶胶-凝胶、表面修饰及溶剂置换等后续工艺,实现常压干燥法制备块状SiO2气凝胶,并考察干燥溶剂介质对气凝胶常压制备的影响。研究结果表明:采用混合溶剂干燥的SiO2气凝胶性能较单一溶剂更佳,以正己烷和甲苯混合溶剂制备的SiO2气凝胶性能最优,具有低表观密度(0.102 7 g/cm3)、高比表面积(928.4 m2/g)、大孔容(3.295 cm3/g)及疏水性良好等特性。     

贵州某机场场地岩溶发育特征及成因分析

通过对贵州某机场初步勘察资料的统计分析,探讨了整个场区的岩溶发育特征、分布规律以及成因机理。场区构造相对稳定,多发育揉皱、压性小断层,场区地表溶蚀现象明显,发育的溶沟溶槽、漏斗、落水洞的展布走向基本与构造方向和优势节理方向相近。而钻孔揭露地下0.5~20 m范围有透水性差的薄层泥岩,该地层下部岩体相对完整,由此可以推断,隔水层以上岩体在水流作用下,沿岩体节理、裂隙溶蚀现象明显,地表岩溶发育,在该隔水层之下,岩溶弱发育。场区虽处Ⅲ级剥夷面上,地表水流除沿岩体裂隙下渗外,绝大部分水流沿地表向地势低洼处径流,而后通过溶斗、落水洞等统一向侵蚀基准面排泄,无大面积积水区域。总体来说,场区以垂向岩溶为主,隔水层表面多发育横向小型溶洞,隔水层上下溶蚀差异较大,钻探过程中未发现厅堂式溶洞,因此场区出现大规模塌陷灾害的可能性很小。研究结果不仅为详勘提供了基础资料,对后期机场的设计和建设均具有重要的指导意义。     

基于广义可靠指标相对安全率的高土石坝坝坡稳定设计安全判据

坝坡稳定对土石坝安全至关重要,现行规范规定应对坝高200 m及以上的高坝坝坡抗滑稳定设计安全判据进行专门研究.现行土石坝设计规范采用安全系数作为土石坝坝坡稳定的安全判据,难以合理地考虑土石坝堆石料强度参数等不确定性因素的影响,亟需发展对应的可靠度设计方法.可靠度设计中采用目标可靠度作为安全判据,因此研究高土石坝的目标可靠度是发展可靠度设计方法的重要前提.广义可靠指标相对安全率搭建了确定性设计安全判据和可靠度设计安全判据之间的桥梁,本文将广义可靠指标相对安全率应用于超过200 m高土石坝坝坡稳定安全判据研究,验证高土石坝坝坡稳定确定性设计与可靠度设计安全判据之间的等价关系,并提出了软岩土石坝和硬岩土石坝坝坡稳定可靠度控制标准.结果发现,《水利水电工程结构可靠性设计统一标准》(GB50199-2013)中规定的硬岩堆石坝的目标可靠度符合所标定目标可靠度要求,建议提高软岩堆石坝的目标可靠度.     

预畸变对数字滤波器设计影响的研究

针对数字信号处理中数字滤波器的性能问题,为使数字滤波器保持原模拟滤波器的频率特性,根据双线性变换的定义,导出了一个预畸变的统一表示式。并利用该式设计了一个低通巴特沃斯数字滤波器分别对三种情况(双线性变换、提出的预畸变方法和模拟滤波器)的幅度响应进行了计算机模拟。结果表明该方案能获得了较理想的性能。     

高校开放实验室管理方法与系统的研究

阐述了传统实验室管理模式存在的问题,提出了开放实验室管理是必然趋势,介绍了开放实验室管理的几种模式,对开放实验室管理信息系统进行了设计.     

关于我国增设行刑时效制度的思考

本文通过对我国行刑制度的研究,提出了关于我国未来行刑时效制度的设想,以期对于未来我国的行刑时效制度有所完善。     

第8届国际量子结构中心研讨会——碳纳米结构会议

由吉林大学超硬材料国家重点实验室主办的“第8届国际量子结构中心研讨会——碳纳米结构”（The 8th Annual Workshop on Carbon Nanostructures,ICQS ） 于2008年6月11—14日在长春召开。会议的学术负责人是超硬材料国家重点实验室主任崔田教授，本次会议代表包括国外代表23人，国内代表18人。     

谈Maxwell速度分布律在气体动理论中的重要作用

本文通过分析说明Ｍａｘｗｅｌｌ速度分布律体现出等几率统计原理和能量均分原理的思想，并由它导出理想气体压强公式和状态方程。     

对继电保护器的整定方法及注意问题的探讨

本文着重介绍了电气控制系统中各种保护继电器的整定与复校的方法,以及开展继保整定工作中应注意的问题。     

Incremental Placement-Based Clock Network Minimization Methodology

Power is the major challenge threatening the progress of very large scale integration （VLSI） technology development. In ultra-deep submicron VLSI designs, clock network size must be minimized to reduce power consumption, power supply noise, and the number of clock buffers which are vulnerable to process variations. Traditional design methodologies usually let the clock router independently undertake the clock network minimization. Since clock routing is based on register locations, register placement actually strongly influences the clock network size. This paper describes a clock network design methodology that optimizes register placement. For a given cell placement result, incremental modifications are performed based on the clock skew specifications by moving registers toward preferred locations that may reduce the clock network size. At the same time, the side-effects to logic cell placement, such as signal net wirelength and critical path delay, are controlled. Test results on benchmark circuits show that the methodology can considerably reduce clock network size with limited impact on signal net wirelength and critical path delay.