删截Turbo码中交织器和删截方案的综合设计

删截是构造高码率Turbo码的主要方法，删截方案对于删截Turbo码的性能有重要影响。介绍了删截Turbo码的原理，提出了交织器和删截方案相结合的综合设计思想，设计了一种新的交织器以及相应的删截方案，并给出了该交织器的实现算法，仿真结果表明，该综合设计具有优异的性能。     

基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

采样-保持电路中的一种增益误差自校正方法

提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路．该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成，通过对第一级采样一保持电路的增益进行校正，使它的增益误差达到12bit转换精度的要求。仿真结果表明，整个流水线ADC的有效量化位数从原来的9．95bit提高到11bit。     

二阶多比特Sigma-Delta ADC中的自适应量化算法

针对二阶多比特Sigma-Delta ADC的量化电平对信噪比的影响,提出了自适应量化算法(AQ).该算法可根据输入信号的幅度变化,动态地调节多比特ADC的参考电平,从而改善二阶多比特Sigma-Delta ADC在小幅度输入时信噪比下降的问题.在此基础上,运用动态电阻匹配的方法,进一步减小了由于反馈数字模拟转化器(DAC)电阻不匹配带来的非线性噪声.仿真结果验证了该算法的有效性.     

千兆以太网1000BASE-T收发器物理编码子层系统及芯片设计

提出了一种优化而可行的系统结构,并以硬件实现了千兆以太网物理编码子层.该系统主要电路模块包括:递归式系统卷积码和网格编码器,以达到约6 dB的编码增益;优化的逻辑电路,以实现符号映射,替代了约6 KB的ROM;并行搜索阵列电路,以实现物理编码子层的训练.仿真及FPGA验证结果表明,该系统的关键路径时延小于7 ns,符合802.3标准.     

基于混沌系统的真随机数发生器芯片设计和实现

提出了一种真随机数发生器的硬件设计.结合时间离散混沌与振荡器采样,即由时间离散混沌系统作为高频振荡源,通过低速时钟采样产生随机数.理论研究和测试分析证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片能在1 MHz时钟下输出满足随机性测试的串行随机数,且抗干扰性较好.     

GPRS网络信道分配方案研究

在GPRS网络采用固定资源分配方案和动态资源分配方案的前提下,分别建立了马尔可夫模型来分析网络的容量和服务质量,数值分析的结果和仿真结果较为符合,表明所建模型是有效的。从本文的分析可以得出网络参数变化以及不同服务质量要求的数据业务对网络性能的影响规律。通过两种分配方案的比较,又可以得出:动态分配方案在降低呼叫阻塞率和保证数据用户传输速率方面优于固定分配方案。     

单向SDH/WDM环中业务量疏导和波长分配

将单向同步数字序列/波分复用（SDH/WDM）环网络中的波长分配和业务量疏导表述为组合优化问题；通过对距离依赖业务量疏导问题的理论分析，得到一个该问题需要使用同步数字系列插分复用器（S-ADM）数量的下界DLB；运用模拟退火法对距离依赖业务量和均匀业务量的业务量疏导问题进行了数值求解，结果表明，数值结果与DLB非常接近；对均匀业务量情况，模拟退火法比贪婪算法能得到更好的结果。     

最小均方误差判决和自适应判决反馈均衡器的设计实现

介绍了基于FIR和IIR的采用最小均方误差（MMSE）算法的判决反馈均衡器,针对该算法的缺点提出了两种采用自适应算法的判决反馈均衡器;LMS算法和CMA算法,对这些算法的仿真表明了各自的性能和优缺点,在此基础上提出了一种改进的混合算法,仿真表明,该算法只需要少量的训练序列,性能比CMA算法有明显的改进。     

片上系统中外部存储控制器的设计与优化

针对片上系统(System on Chip,SoC)中多主设备、多猝发操作的访问特点,提出并实现了一种新的片内总线访问外部存储器的结构,并对核心模块的设计与优化进行了分析.该结构通过分割传输方式使内部总线平均利用率提高了29%~34%;并且,通过对SDRAM控制模式的动态切换有效地降低了外存读写延迟和功耗.