低复杂度的改进型CORDIC优化算法研究

CORDIC算法在电子、通信领域有着广泛的应用.传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂,运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,提出一种改进型CORDIC优化算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件资源,提高运算性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

基于小容量查找表的CORDIC算法设计

为了对流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)的实现时延和硬件资源消耗进行优化,提出一种仅基于查找表的新的实现方法,完全免除了迭代运算.该方法只需要一个较低容量的ROM表,以及对ROM表输出结果进行简单的移位运算,即可得到高精度的正弦波或余弦波输出.分别在Matlab、Modelsim以及XILINX ISE进行了理论仿真及实际验证,结果表明:这种CORDIC实现方法只需要2个时钟周期的处理延时,硬件资源消耗与其他实现方法相比也有所降低,最大工作频率也有一定提高.     

CORDIC算法研究及其硬件实现

CORDIC算法可以通过迭代方法完成矢量旋转,从而完成三角函数的运算。扩展的CORDIC算法在选择不同模式和初始值,可以使其应用于直接计算正弦、余弦、反正切以及在极坐标和直角坐标之间的变换。CORDIC算法可以通过FPGA中的移位和加法运算即可完成,可以采用流水线结构,满足实时性要求,从而实现计算精度、运算速度和硬件资源利用等方面性能的兼顾。     

高精度低消耗CORDIC算法设计

针对CORDIC算法存在硬件资源消耗大、输出精度低等问题，提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上，采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差，区间合并迭代通过减少数据移位的大小和次数来减少在合并迭代过程中产生的数据误差和资源消耗．仿真结果表明，改进CORDIC算法不仅保留了两段式算法在低时延上的良好特性，在寄存器消耗上也相比基本算法减少36.8%，相比三段式和两段式算法分别减少14.8%和9.5%.当给定16 bit的输出位宽时，改进算法的平均误差相比基本算法降低37.0%，相比三段式和两段式算法分别降低19.4%和24.5%，因此更适用于高速、高精度、低消耗的现代数字通信.     

指数函数CORDIC算法的FPGA定点化技术

CORDIC算法广泛应用于多种超越函数求值,但其通用迭代算法难以用现场可编程门阵列(FPGA)计算宽范围定义域指数函数求解.为此,文中提出一种FPGA定点化技术,通过收敛域扩张与迭代结构优化实现CORDIC算法的指数函数求值器.首先,应用区间压缩方法实现指数函数CORDIC算法的收敛域扩张;其次,对CORDIC算法的迭代结构进行优化;最后,通过对指数函数求值器的仿真分析与FPGA实现,采用15级流水线结构,用双曲系统CORDIC算法求解指数函数,实现指数函数CORDIC算法的收敛域扩张.仿真与实验表明:相比于通用CORDIC算法,所提算法的迭代模式节省约1/3硬件资源,少至2个乘法单元,使收敛域由[-1.1182,1.1182]扩张到[-6,6],运算结果相对误差达10-3.     

直接旋转CORDIC算法及其高效实现

针对迭代方式运算的CORDIC(坐标旋转数字计算机)算法存在着输出延时大、运算速度慢、硬件消耗较多等问题,提出改进的CORDIC算法,将查找表法和传统CORDIC算法相融合,直接用二进制角度值的补码进行旋转计算.首先通过查找表将角度值细化,然后通过数学量化分析,根据细化后的较小角度补码,直接按其位值进行2-i角度的免缩放因子单向旋转,无须根据中间迭代结果判断次级迭代方向,有效减少迭代次数及中间数据处理时间.仿真实验结果表明:16位改进的CORDIC算法能有效输出正余弦值补码,最大时延降低37.5%,寄存器消耗节省47.5%,最高工作频率有所提高,平均误差值也有所减小.     

π/4单向最优迭代CORDIC算法的反正切计算

提出一种单向最优角度迭代的坐标旋转数字计算机(CORDIC)算法用于计算反正切函数值.运用角度区间折叠、选择最佳预设角和省略部分预设角等方法,将CORDIC算法的迭代范围缩小到[0,π/4],并且统一了向量旋转方向,实现了一种电路资源消耗少、迭代最短仅需1个时钟周期的电路设计.在Altera公司的QuartusⅡ平台上选取EP2C8Q208C8芯片进行仿真.实验结果表明:相比传统CORDIC算法,该算法计算所需的平均时钟周期缩短74%,硬件消耗降低18.1%,ROM减少62.5%,输出精度也有一定的改善,适用于实时性强和硬件资源有限的现代通信应用场合.     

压缩查找表的高精度CORDIC算法设计

目前16位精度的坐标旋转数字计算机(CORDIC)算法设计存在输出时延长、硬件消耗大等问题,而在数字加密和信息安全等领域需要32位乃至更高精度的输出.文中提出了一种基于压缩查找表的32位精度CORDIC算法,根据内在迭代规律分解并压缩查找表,还采用区间折叠、角度重编码和合并迭代等,实现了一种电路资源消耗不大,输出时延仅需3个时钟周期,基于定点数格式的算法设计.仿真结果表明,查找表容量压缩到常规方法所需容量的1. 78%,输出时延从常规方法所需的8个时钟周期降低至3个时钟周期,输出平均误差为2. 3048×10-10.本设计具有电路资源消耗少、精度高、输出时延低等优点,更适合实时性强、硬件资源紧凑的现代通信应用场合.     

基于CORDIC算法的DDFS实现研究

介绍了CORDIC(坐标旋转数字计算机)算法实现直接数字频率合成器(DDFS)中相位到正弦幅度转换的原理,提出了一种优化的基于CORDIC算法的DDFS的FPGA(现场可编程门阵列)结构,并对其中的关键部件CORDIC处理器的结构进行了较详细的描述.该结构在一定的输出精度下可以达到较好的无杂散动态范围(SFDR),同时需要的硬件资源较少,便于FPGA实现.     

低时延CORDIC算法计算平方根电路设计研究

开平方运算广泛应用于数值分析、调制解调、图像处理等领域,而应用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)进行平方根运算是一种新应用.基本CORDIC算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过大等问题,通过运用建立查找表、单向旋转、合并迭代和免除补偿因子等手段,提出一种能够免去大部分迭代运算的改进CORDIC算法用于平方根计算.相较于基本算法计算平方根,该改进算法使用了一半的时钟周期便能得到输出结果,大大减少了输出时延,而且可以达到较高的计算精度,更加适合实时性要求高的应用场合.     

Implementing kinematics computation in FPGA co-processor for a 6-DOF space manipulator

Based on the coordinate rotation digital computer(CORDIC)algorithm,the high-speed kinematicscalculation for a six degree of freedom(DOF)space manipulator is implemented in a field programmablegate array(FPGA)co-processor.A pipeline architecture is adopted to reduce the complexity and time-consumption of the kinematics calculation .The CORDIC soft-core and the CORDIC-based pipelined kine-matics calculation co-processor are described with the very-high-speed integrated circuit hardware descrip-tion langua...     

基于CORDIC算法的通用调制器的FPGA设计与实现

介绍了CORDIC算法的基本原理,利用计算正弦值的CORDIC算法设计了通用调制器。使用MATLAB/Simulink、DSPBuilder和Quartus II进行系统模型的搭建和波形仿真实现,结果表明CORDIC算法可以减少硬件复杂度和芯片面积,并验证了本文提出的通用调制器方案是可行的。     

CORDIC算法的优化及其硬件实现

针对采用流水结构实现CORDIC算法时存在的不足,从旋转角度范围、旋转角度精度的调整,模校正因子的分解3个方面进行了详细的分析和讨论,并给出了相应的优化设计和改进措施．实现了基于FPGA的CORDIC算法全流水结构,最后用CORDIC算法实现信号发生器加以验证．     

基于FPGA的CORDIC算法研究

CORDIC（TheCoordinateRotationalDigitalComputer）算法是将复杂的数学函数化成简单的加法和移位操作,因此被广泛应用到数字信号处理算法的硬件实现中。基于CORDIC算法的流水线型的正／余弦运算电路具有精度高、误差小、电路结构简单等特点。     

CORDIC算法在软件无线电中的应用

数字下变频技术是软件无线电的关键技术之一，其主要功能是把信号搬移到更低的频率上，将宽带高速数据流信号转变成窄带低速数据流信号，以便实时信号处理．研究了一种产生正弦和余弦而无需大量查询表的方法——CORDIC算法（坐标旋转数字计算）．此算法的优点在于它不但替代了巨大的查询表，而且4个乘法器也不需要了，这是由于CORDIC算法可以用于实现复数的复相位旋转．这种方法能有效提高信号处理效率，减小硬件设计的代价，并通过仿真证明该方法的高效性．     

实对称矩阵特征值分解高速并行算法的FPGA实现

针对MUSIC(Multiple Signal Classification,多重信号分类)算法中的信号子空间和噪声子空间分离的硬件实现实时性需要,对矩阵特征值分解的Jacobi算法进行了并行改进,采用脉动阵列结构在FPGA(Field Programmable Gate Array)上高速并行实现了对数据协方差矩阵的特征值分解。采用矢量模式CORDIC算法和旋转模式CORDIC算法实现脉动阵列结构的细胞单元。系统字长选用16 bit定点数,采用硬件描述语言VHDL进行描述,在Altera公司的EP2S60中实现。整个特征值分解模块消耗24 372个FPGA中基本逻辑单元(LE),系统最高工作频率145 MHz,完成一次特征值分解的最低耗时为14.82μs。通过理论分析和实验验证,该实现方法精度高、速度快,大大提高了MUSIC算法的实时性,扩大了MUSIC算法的应用范围。     

一种非线性电子负载基准电流的产生方法

输入基准电流的产生是非线性电子负载设计的关键技术,若采用谐波叠加的方式,必须已知基准电流的谐波信息,而且无法实现对任意参数非线性负载的模拟。为了克服传统方式的缺陷,以桥式整流非线性负载电路为例,在分析其状态方程的基础上,提出依据整流电路参数,直接产生相应输入基准电流波形的方法。在硬件实现上,综合速度和资源因素,采用CORDIC和插值相结合的算法,减少了对时钟周期和硬件资源的消耗。通过MATLAB和QuartusⅡ软件仿真,验证了该方法能够消耗较少的时钟周期和硬件资源,产生与理论电流波形相一致的非线性电子负载基准电流。     

软件无线电中调频波形的正交解调

为了满足软件无线电电台中通用波形库的设计要求,研究了软件无线电中FM波形的数字化解调,分析了用坐标旋转数字计算机(CORD IC)算法,计算FM基带解析信号相位的过程。给出了FM正交解调结构,即在统一的中频数字化硬件平台上,与单边带、调幅等波形一起在基带完成正交解调。在此基础上,提出了一种采用相位校正的差分鉴频方法,并针对DSP实现形式对CORD IC算法进行了改进。该算法与传统的非相干解调方式相比,在灵活性和可靠性方面有了较大的增强。     

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。