基于VMM的SOC可重用验证平台设计

当前集成电路设计规模空前增长,对验证提出了巨大挑战,搭建组件化和可重用的验证平台已逐渐被业界采用。以一款接入交换机芯片验证为例,介绍了应用VMM方法学搭建基于subenv的组件化和可重用的验证平台的方法和原则。项目实践表明此方法可以极大地提高验证效率。     

基于SystemVerilog的数字基带通信芯片的验证

随着集成电路设计复杂度的提高,验证的难度也随之提高,传统的基于Verilog 搭建的验证平台已经不能满足要求. 以数字基带通信芯片为验证对象,基于SystemVerilog 语言建立一种双向通信的验证平台. 该验证平台采用类的思想进行设计,使其更易于修改和可重用. 与传统的验证平台相比,分层次的验证平台具有更高的灵活性和易操作性.     

一种基于UVM面向RISC CPU的可重用功能验证平台

以UVM验证方法学和UVM1.1标准库为基础建立验证环境, 按照面向方面的模式分离功能、时序和结构属性, 设计参考模型, 在事务级利用知识库自动产生高功能覆盖率效果的测试用例。面向RISC CPU的功能验证实现领域重用, 以PKU-DSPII为例建立完整的验证平台。实验结果表明, 可重用性得到大幅提升, 且测试用例的覆盖率效果提升约7%。     

基于知识模板的工装设计知识重用方法研究

为实现工装设计知识的重用,本文采用面向对象技术FBS模型来构建知识模板,并基于知识模板进行工装快速设计.有轨架车知识模板的构建实例表明,该方法不仅实现了设计知识的重用,而且提高了工装设计的效率.     

Apla-Java 可重用部件库并行、并发机制的研究

Apla-Java可重用部件库是PAR方法的重要研究成果.实验证明它对基于PAR平台进行串行Java程序开发提供了有效的支持.实现部件库的并行、并发机制,使其支持并行、并发程序设计,对于提高并行、并发软件开发效率具有重要意义.该文研究并提出了并发类库的若干设计策略并实现了Apla-Java可重用部件库并行、并发机制.     

基于重用的新产品开发研究

基于软件重用的思想和模型 ,提出基于重用的新产品开发过程模型 ,并对实现该模型的关键技术 ,即现有设计的结构化表示、设计检索和设计解的修改等进行了讨论 .在此基础上研究了面向重用的设计 .依据软件平台的概念 ,提出基于产品平台重用和关键部件重用的新产品开发方法 .给出不同企业新产品开发的重用策略 ,即平台重用和部件重用复合驱动策略、平台重用驱动策略、部件重用驱动策略和单一产品设计策略     

基于重用思想的智能型多媒体教学软件模型研究

提出了基于重用思想的智能型多媒体教学软件模型，该系统的设计体现网络化、智能化，多媒体化、模块化设计和可重用思想。构建了一个开放性的课件开发平台，该平台既能开发全新的ICAI教学软件，又能充分利用已有的CAI课件。     

基于J2EE的电子政务交换平台设计与实现

信息交换平台是现代电子政务系统的核心部分,在分析电子政务交换平台的功能基础上,给出平台的交换逻辑及功能结构,基于J2EE构建交换平台,用数字证书提高其安全性.应用结果表明,该平台有效解决了模块重用、系统扩展和安全问题,并提供对异构环境的支持,电子政务系统运行效率也大大提高.     

基于MVC模式的Web管理信息系统分析与设计

为了有效地提高Web应用程序的可重用性、可维护性和可扩展性,在目前基于J2EE架构开发Web应用的技术基础上,结合MVC结构的方式来构建Web应用系统.论述了基于MVC结构的开发平台和采用J2EE中的JSP,Servlet,JavaBean以及JDBC技术来构建该平台的基础组件框架,探讨了基于MVC结构的通用化Web应用平台的设计与实现,研究了基于MVC模式的Web管理信息系统分析与设计以及对该管理系统的运行体系结构、技术实现方案、系统功能需求描述、系统设计中的一些关键技术.     

基于UML和MVC的远程教育网站设计

网站是现代远程教育的平台,实现远程教育网站设计的可重用、提高网站的开发效率具有重要意义.使用UML统一软件建模语言和MVC模型、视图、控制方法来设计远程教育网站,用UML用例图做需求分析,用类图设计系统静态模型,用顺序图设计系统动态模型,用MVC设计系统组件结构.用这种方法设计的远程教育网站易于代码化,具有良好的可重用...     

基于RVM的可重用测试方法及应用

介绍了如何运用Synopsys提供的层次化验证方法来快速搭建高质量验证平台,通过将验证模块部分或全部重用到系统级芯片（SoC）验证平台中,大大减少了验证平台的搭建时间,提高了验证环境的执行效率;最后,以一个异步串行通信接口模块UART为例,描述了如何快速搭建一个系统级验证平台.     

可测性DSP软硬件协同仿真验证平台设计

针对数字信号处理器的不同仿真和验证要求，提出了一种可测性软硬件协同仿真和验证平台的设计．采用可配置IP模块和总线结构，实现了硬件平台可配置性和可重用性，采用在线仿真模块，实现了实时的仿真验证功能；采用分层的方法设计软件平台，实现了软件平台的可配置性．实验结果表明，在50MHz的工作频率下，此平台对16位数字信号处理器进行了指令集测试和FIR等应用程序的仿真验证工作．     

FODA方法在MIS可重用构件开发中的应用

领域工程是创建重用构件的活动,它强调对领域模型和体系结构系统的创建.领域分析是识别、捕捉、组织、分析和表示软件域中相关信息,确定软件的体系结构、框架和构件,以支持软件重用的软件工程过程,是解决软件重用的关键技术之一.介绍了由软件工程组织提出的FODA领域分析方法,对FODA方法在MIS系统可重用构件开发中的应用进行了研究.表明FODA方法是进行可重用构件开发的有效途径.     

建筑能耗软件协同开发及可靠性技术方法

建筑全性能模拟软件具有功能模块繁多、模块结构各异、独立性强等特征,面对其软件开发的多团队协同、多模块集成、可靠准确验证等需求,本文提出了建筑能耗模拟软件协同开发管理体系,采用GitLab平台进行代码管理、及其协同开发与集成,同时给出了软件可靠性在线检测工具,以及ASHRAE-140标准的软件准确性检验方法,建立了一套多家协同、科学可靠、准确高效的协同开发管理体系,实现了建筑全性能仿真平台内核的开发研制。     

高职院校顶岗实习管理系统设计

本文利用J2EE轻量级Struts2框架技术和MVC设计开发模式，采用MySQL数据库数据模型进行建模，设计了高校顶岗实习管理系统，实现了高校顶岗实习管理的信息化。实践证明该管理平台简单易用、快捷高效，代码的可扩展性和复用性强，具有较高的实用性和经济价值。     

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(system on programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.     

并行程序的一种间歇性性能分析方法

针对并行程序的动态性能分析方法存在的问题，提出了一种大粒度并行程序的新的性能分析方法，即间歇性性能分析方法。该方法采用了基于假设验证模型的瓶颈搜索全局策略，数据复用搜索加速方法以及用户交互式的搜索制导等技术，并应用这种性能分析方法改进了一个已有的并行程序事后性能分析系统。实验表明，该方法具有良好的准确性和易用性。     

网络资源数据场景化应用管理系统的研究与探索

针对通信运营企业网络资源前清后乱、信息孤岛、OBMD域数据应用流程隔离现象,影响电信运营企业ROM值的改善与提升企业管理这一痛点难点,提出了一种基于物联网、大数据、AI 等前沿ICT技术融合有效手段,将系统内 OSS 平台中的生态开放的服务能力,重构管理业务的云资源 SaaS 应用层,通过业务 通道编码利用O域的云网一体化结构交互 B、M 通信、数据采集、资源配置及调度各环节的应用中互联互通 横向贯穿的能力;实现了资源集中制度自动核配填充机制、电子应用标签、GIS 打点应用的功能单元,其中: “规定动作标准集约化,网络突发及异常事件可视化,资源数据共享化,资源清查工作持续化,数据交互实时 及管理动态化”流程治理。将网络运营中各生产场景下的应用实例化,即:“一点登陆、一套数据、一点看全” 是支撑管理层及一线维护人员全息化的资源数据视图的高效应用工具,提升企业资产运营效率最大化 ROM 指标与ICT管理手段;系统的全生命周期应用情况与提升指标验证了理论分析结果,其中数据资源整改精准 率与降本增效利润同比持续增长。     

Multiple MIPS 4Kc cores based interrupt controller design and its implementation on HDTV SoC platform

A multiple MIPS 4Kc processor cores based interrupt processing system is introduced. The interrupt controller plays a key role in the high definition television （HDTV） system-on-a-chip （SoC） platform, especially when it is a multiple processor system. Based on a general introduction to the whole HDTV SoC platform, a layered interrupt controller and its implementation are discussed in detail. The proposed scheme was implemented in our FPGA verification board. The results indicate that our scheme is reliable and efficient. Meanwhile, as a functional intellectual property （IP）, the interrupt controller has reusability and expandability with the layered structure.