Camera Link硬件接口电路设计

介绍了Camera Link接口的工作原理及Camera Link协议的主要内容,阐述了Camera Link硬件接口电路的设计方案.接口电路为图像采集卡的前端部分,主要功能为低压差分信号(LVDS)至CMOS/TIL(LVCMOS/LVTTL)信号的转换,相机控制和图像采集卡与相机间的串行通信.系统以FPGA为主控制器,通过实验实现了上述功能,完成了Camera Link接口相机图像的采集和显示.     

CMOS图像传感器LVDS驱动器电路设计

为解决在2． 5 V 供电下的LVDS( Low Voltage Differential Signaling) 驱动器处理1． 2 V 数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS ( Complementary Metal Oxide Semiconductor) 图像传感器芯片的LVDS 接口电路,该芯片中数字电路采用1． 2 V 供电,LVDS 驱动器使用2． 5 V供电。笔者提出两种电平转换电路方案,用于解决该问题。方案1 将1． 2 V 数字信号进行电平转换,再使用D 触发器对转换后的信号进行采样,从而避免误码的产生; 方案2 使用迟滞比较器作为电平转换电路。设计采用TowerJazz 65 nm CMOS 工艺进行流片验证。经过测试,两种方案均有效地解决了LVDS 驱动器误码的问题。     

CMOS图像传感器LVDS驱动器电路设计

为解决在2.5 V供电下的LVDS(Low Voltage Differential Signaling)驱动器处理1.2 V数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS(Complementary Metal Oxide Semiconductor)图像传感器芯片的LVDS接口电路,该芯片中数字电路采用1.2 V供电,LVDS驱动器使用2.5 V供电.笔者提出两种电平转换电路方案,用于解决该问题.方案1将1.2 V数字信号进行电平转换,再使用D触发器对转换后的信号进行采样,从而避免误码的产生;方案2使用迟滞比较器作为电平转换电路.设计采用TowerJazz 65 nm CMOS工艺进行流片验证.经过测试,两种方案均有效地解决了LVDS驱动器误码的问题.     

基于FPGA的全景图像处理系统SDRAM控制器设计与实现

在对高分辨率折反射全景图像的快速采集处理中,同步动态随机存储器（SDRAM）作为重要的数据缓存器件,对于其正确的控制关系到整个系统能否正常工作.在分析了SDRAM各项参数及其工作原理的基础上,设计了基于FPGA的双SDRAM控制器,在乒乓缓存模式下轮流采集图像,完成了分辨率2048 dpi×2048 dpi、每秒15帧的CameraLink接口的全景图像的实时采集、缓存解算,以及以1024 dpi×768 dpi的分辨率进行实时显示.     

一种LVDS接口的液晶显示驱动设计

为了解决目前嵌入式液晶显示技术中存在的显示驱动支持分辨率低、数据更新慢及控制灵活性差等问题,设计了一种基于现场可编程门阵列(FPGA)的LVDS接口的液晶显示驱动。对数据缓存技术中数据读写控制等关键问题进行了分析,研究了对液晶显示驱动时序和低电压差分信号(LVDS)传输时序。基于FPGA构建缓存控制模块和显示控制模块,实现数据快速更新及LVDS接口液晶显示屏的显示。通过QuartusⅡ软件,对缓存控制模块控制时序进行了采样分析验证。验证结果表明:第二代双倍数据率同步动态随机存取存储器(DDR2 SDRAM)在166 MHz下工作,LVDS接口液晶显示屏分辨率为1 024 pixel×768 pixel,位宽为16 bit时,数据更新率达82 MHz,且控制灵活,能够满足目前对液晶显示驱动的需求。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

基于FPGA 的高分辨率科学级CMOS 相机设计

针对高分辨率科学级相机应用广泛,国内需求量大的背景,设计了基于长光辰芯公司GSENSE400 图像传 感器的国产化高分辨率科学级CMOS( Complementary Metal Qxide Semiconductor) 相机。该相机系统包括基于FPGA ( Field Programmable Gate Array) 的数据采集、控制与Camera-Link 输出设计。FPGA 主要包含SPI( Serial Peripheral Interface) 配置模块、CMOS 时序驱动模块、数据采集模块、Camera-Link 数据转换模块以及串口通信模块。根据 CMOS 的时序逻辑,在FPGA 中实现了CMOS 驱动时序的设计。根据相机输出HDR( High-Dynamic Range) 图像的 数据量,同时为了简化FPGA 数据传输模块的设计,通过使用1 片DS90CR287 芯片,选用Camera-Link的base 模式 进行图像数据的传输,并实现串口对相机的控制。对该相机系统进行成像测试,实现了HDR 模式下连续输出 24 帧,2 048 × 2 048 像素,低读出噪声、高灵敏度、高动态范围图像,基本满足科学级成像条件的需求。     

高性能CMOS LVDS I/O接口单元的设计研究

提出了一种适用于笔记本电脑平板显示器接口的高性能CMOS LVDS I／O接口单元，着重分析了高性能CMOS LVDS I／O接口单元电路结构及其工作原理，基于TSMC的3．3V0．25μm CMOS SPICE模型，在Cadence的环境下用Spectre仿真器进行模拟，仿真结果充分体现了该LVDS I／O接口单元的高速率、低功耗及低噪声等高性能．     

基于ADV212的图像压缩系统设计与实现

本文在分析了单片JPEG2000压缩标准的专用编解码芯片ADV212的硬件结构和工作原理的基础上,实现了基于ADV212的图像压缩系统的硬件设计和FPGA逻辑设计.其中,该系统的数据输入接口采用LVDS,数据输出接口采用USB,FPGA主要实现对压缩芯片ADV212寄存器的配置,整个系统的数据流控制以及系统时序逻辑适配.实验结果表明,该系统满足系统对图像压缩实时性的要求,同时,重构后的图像与原始图像进行相比,具有较高的峰值信噪比(PSNR).     

一种具有VGA接口的一体化摄像机的设计

提出了一种具有VGA输出接口的一体化摄像机研制方案,该系统利用FPGA对图像传感器进行配置,传感器输出数字YUV信号到FPGA,利用一片DDR存储器作为帧缓存,实现图像的帧率提升、格式转换,从而使传感器采集的视频图像可在VGA显示器上实时显示;采用灰度差分自动聚焦算法,FPGA对输入的亮度信息计算图像的高频分量值,利用爬山搜索策略实现对光学电机的控制,实现图像的自动聚焦。该方案可输出高分辨率视频图像,适用于对图像清晰度有特殊要求的场合。     

基于FPGA的超光谱成像仪数据采集系统设计

基于FPGA设计了一套数据采集系统,实现某超光谱成像仪研制过程中的光谱图像数据的采集、传输、显示与存储.该设计综合应用了FPGA、USB、LVDS、时钟数据恢复、8B/10B编码、乒乓缓存等技术,具有高速率、低功耗、小型化和轻量化等特点,对类似数据采集系统的设计具有参考和借鉴意义.     

LVDS高速I/O接口电路设计

提出了一种用于传输高速数据的LVDS(Low Voltage Differential Signaling)驱动器及接收器的设计．基于MOS管的大信号模型计算了电路的参数，根据TSMC(台积电)的0．25μmCMOS工艺模型，在Candence环境下用Spectre仿真器模拟，调整各个MOS管的宽长比，确定了电路各参数．给出了驱动器和接收器互连的仿真结果，仿真结果表明该LVDS驱动器和接收器能稳定工作在1GHz的工作频率下，LVDS高速I／O接口电路能使计算机之间、芯片之间的数据传输带宽达到Gbit／s级．有广阔的应用前景。     

基于FPGA的数字图像处理

随着数字多媒体技术的不断发展,数字图像处理技术被广泛应用于航空航天、通信、医学及工业生产等领域中。图像处理系统一般包括两个部分：图像采集部分和图像处理部分。图像采集部分由专用的视频处理器、图像缓存和控制接口电路组成。图像处理部分可以是计算机,也可以是专用图像处理器件,或者是两者的结合。由于底层图像处理的数据量很大,要求处理速度快,但运算结果相对比较简单,以FPGA作为主要处理芯片的图像处理系统非常适合于对图像进行处理。     

基于LVDS的高速远程图像采集存储系统

设计了一种基于LVDS总线的以NAND型FLASH为存储核心的高速远程图像采集存储系统,实现了高速遥测图像数据的采集及实时存储。重点研究了高速A/D采集技术、LVDS高速数据传输技术,保证了远程图像数据的有效接收,同时采用双片选交替双平面页编程方式,将29.85MB/s的两路高速实时图像数据存储于FLASH芯片中。着重从系统硬件电路和逻辑时序两方面进行研究设计,经大量测试表明存储器性能稳定,存储可靠,可以完整记录两路高速遥测图像数据,满足设计要求。     

基于PCI总线的IRFPA数据采集系统

在红外图像采集系统中，需要提高系统数据传输速率来满足高速实时的特点。针对红外图像采集系统的特点，将新近发展的PCI（Peripheral Component Interconnect）局部总线引入到图像采集中并对PCI总线接口技术进行了全面的介绍。详细论述了PCI总线规范，作为专用PCI总线协议控制芯片PCI9050的功能特点，采用PCI总线作为数据传输接口的高速红外焦平面阵列（Infrared Focal Plane Array）数据采集系统的实现过程，系统采有了帧缓存，使得慢速的外围电路和高速的PCI接口能更好的连接，该系统还采用了复杂可编辑逻辑器件（Complicated Programmable Logic Device）作为逻辑控制。     

嵌入式系统外围接口电路的复杂可编程逻辑器件实现

为简化PCB布板。增强系统功能，提高系统的速度、抗干扰性、可靠性．提出一种用Altera公司CPLD芯片EPM7128S实现MCU外围接口电路的方法．在环境监测仪的MCU外围接口电路中．根据其功能结构与宏单元特点。利用VerilogHDL硬件描述语言和MAXplus-Ⅱ设计工具软件．在单片CPLD上设计了MCU与A／D转换芯片、FlashMemory、LCD及键盘4个模块的接口电路．对各个模块进行了编译、综合和仿真．实验表明．在一片CPLD芯片EPM7128S上。可实现多种接口功能．简化接口硬件连接．提高译码速度，编程方便灵活．     

USB 2.0接口IP核的开发与设计

介绍了一种基于USB2．0协议的设备接口的IP核设计,着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现,该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求,减小硬件设计的复杂性和硬件开销,整个系统采用硬件电路和MCU固件结合的方法进行设计,同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构,因此电路具有实现简单,硬件开销小,传输速度较高等优点．设计的电路已经通过FPGA验证。     

图像动态信息检测系统的软,硬件设计

介绍微机化的图像动态信息检测系统的方块组成及其某些软、硬件设计．硬件设计包括图像信息采样及其采样脉冲形成，图像信号处理和Ａ／Ｄ变换，译码和接口电路等．软件设计包括监控和运行程序设计．该系统可检测快速和慢速运动目标的图像信息．     

双相机结构光系统中两相机定标与映射计算

研究双相机结构光系统中两相机图像的对应关系，基于结构光系统平面约束DLT模型，分析了两相机成像的对应关系，推导了两相机图像映射计算公式，提出了双相机结构光系统中两相机的定标算法，实验结果表明此算法可以达到较高的精度，证明了分析的正确性。