基于Knuth与Karatsuba乘法的大整数乘法研究

在RSA、Diffie-Hellman密码系统的算法中都要用到大整数乘法算术。介绍了Knuth经典乘法、Karatsuba乘法以及它们的计算时间复杂性,在此基础上提出了一个新的大整数乘法技巧,并且在理论上和实践上被证明是有效的。实验结果也显示改进的大整数乘法算法在实现大整数乘法运算时具有更高的效率。     

基于MATLAB矩阵运算的大整数乘法设计与实现

大整数运算在信息安全、数学验证、基因工程等领域有着广泛的应用,设计有效的方案提高运算效率成为学者关注的热点。大整数乘法是大整数运算中的核心运算,对如何提高大整数乘法运算效率进行了分析总结,并利用MATLAB矩阵运算结合格子乘法等算法进行了设计与实现。实验表明通过MATLAB矩阵运算进行大整数乘法运算能有效的提高运算效率。     

不定长整数乘法的算法研究

通过对整数乘法的研究给出了基于移位运算和加法运算的不定长整数乘法的算法,根据所提算法给出了基于双链表整数的乘法算法实现的程序设计,计算结果表明,该算法能够提高乘法运算的效率.     

利用数组和字符串实现长整数的精确计算

文章阐述了用计算机进行长整数的乘法运算时所遇到的问题以及如何利用数组和字符串来解决这些问题。通过对人工计算过程进行模拟和分析,最终找到一个适合在计算机中实现的算法,即用高级语言来实现长整数的精确计算。     

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加／减法、浮点乘法运算的方法，并以Altera公司的FLEX10K系列产品为硬件平台，以Maxplus Ⅱ为软件工具，实现了6点实序列浮点加／减法运算和浮点乘法运算。     

基于C++的大整数类型的设计与实现

针对C++标准库不支持大整数类型的问题,设计并实现一个大整数类型,该类型提供了包括四则运算、运算符重载在内的一整套用于大整数运算的算法,并进一步封装成了类库提供对外调用接口,使得大数类的对象拥有和基本数据类型变量一样的行为.此外,该大数类对象还拥有自动管理内存的功能,从理论上讲,只要内存足够,可以对任意长度的整数进行运算.该大数类简单易用,在编程算法、极限运算等方面有一定的应用意义.     

大整数乘法的计算机处理

由于普通计算机所能处理的整数乘法的位数有限,主要介绍了一种利用C 编程来实现大整数乘法的方法．     

基于两种不同存储方式的大整数运算及性能比较

大整数运算中计算机存储大整数的两种不同方式是顺序存储和链式存储,结合C语言实现大整数基本运算中最复杂的除法运算,研究比较这两种存储方式的性能特点,较好解决了大整数同计算机字长限制之间的矛盾。     

整体把握“分数乘整数”教学

对分数的认识和对乘法意义的理解是学习分数乘法的重要基础。要在分数和乘法这两个大单元的背景下,从数的运算角度、从分数的角度、从乘法的角度整体把握分数乘整数这一教学内容,正确认识到这一教学内容的地位和作用,并从单元教学的高度和学生实际理解的角度来思考、设计和实施分数乘整数的教学,以达到整体把握这一内容的目的。     

基于VHDL语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL语言的浮点乘法器的硬件实现方法，就是用VHDL语言描述设计文件，用FPGA实现浮点乘法，并在Maxplus2上进行了模拟仿真，得到了很好的结果。该浮点乘法可以实现任意位的乘法运算。     

二进制扩域中基于优化正规基的乘法算法及其应用

椭圆曲线密码系统高速实现的关键是点的数乘与加法,实现点的数乘与加法要在基域中做大量的算术运算,其中最耗时的是域元素的乘法。本文给出了一类有限域GF(2m)中乘法的快速实现方法,该方法简单,高效,容易硬件实现。     

基于FPGA的OFDM调制器的设计

提出了一种新的流水线FFT设计方法来实现OFDM调制解调:利用旋转因子对称性、简化的复数乘法和旋转因子CSD编码来简化蝶形单元设计,并按照读修改地址写的顺序,利用双口RAM从一级向下一级来传送数据.该方法实现蝶形运算不需要乘法器、不需要ROM来存储旋转因子,需要的RAM单元也比较少.最后用该方法在FPGA上实现8pt基2的DIFFFT处理器,实验证明该方法在硬件资源消耗上有很大的改善.     

一种矩阵相乘的并行算法实现与性能评测

用传统的串行算法进行矩阵相乘运算会受到矩阵规模、单机的CPU主频、内存大小和存储器空间等方面的限制.而使用并行算法是解决上述限制的最有效途径.为此,在集群计算环境下,使用SPMD计算模型和基于MPI消息传递技术设计实现了矩阵相乘的并行算法.实验表明,此并行算法在一定矩阵规模下具有较好的加速比和并行效率.     

80位并行3D-DCT硬件核解决方案

提出一种使用三维离散余弦变换 ( 3D DCT)对运动图像进行压缩解压的新算法 .在此算法的基础上构造了一个 80位 3D DCT硬件核 ,通过并行连乘连加运算加快计算速度、三维转置存储体消除矩阵转置耗时、中间寄存器消除中间计算结果的存取时间等综合手段 ,达到高速处理目的 .FPGA实现的时序模拟表明 ,采用这种算法可以对现有制式的电视图像进行实时压解处理 .     

NAF的二进制表示法及其算法研究

椭圆曲线加密的快速实现研究一直是该领域的研究热点,其中二进制数的非相邻表示型(NAF)因此被广泛应用,它主要应用在点乘运算,在该算法中用到的NAF是由带符号位的数字组成,所以通常采用一位一存储的方式,然而在一些存储资源有限的设备上这是极大的浪费;为了节省存储资源,提出一种NAF的二进制表示方法,这样就能将多位NAF数值按照运行平台的字长来存储,大大提高了存储资源的利用率;在此基础上给出NAF二进制表示法的算法及其点乘算法;实验结果表明该表示法的运算效率较原算法的效率没有太大的影响,尤其在点乘运算中影响更是微弱,但是在提高存储效率方面表现突出,节省存储空间达96%以上。     

用C语言编程分析非周期Markov链的遍历性

本文介绍了用C语言编程及相关定理实现对非周期马尔可夫链遍历性及其遍历步数的判断和计算方法,并阐明了其理论根据.它的最大特点是避免了矩阵乘法的繁复运算,计算快速准确.     

有限域F2n上椭圆曲线密码体制的快速实现

椭圆曲线密码体制高速实现的关键是点的数乘与加法.为了提高运算速度,给出了一种新方法:用数据库避免有限域的逆运算,高速实现了椭圆曲线的加法和点的数乘.与现有的避免逆运算的最优射影算法相比,该算法不但减少了数据膨胀率而且使运算速度有显著提高.     

基于GPU的隐式不可压缩SPH流体模拟

提出一种基于图形处理单元(Graphic Processing Unit,GPU)的不可压缩流体并行模拟算法.该算法使用并行基数排序技术提升了邻居查找效率,同时使用了GPU上的片上高速共享存储器,将流体计算过程中所需用到的数据尽可能从GPU的全局存储器中拷贝至共享存储器中,减小数据访问延迟,提高模拟效率.实验结果表明,基于GPU的并行模拟算法可以大幅提高流体模拟程序的性能,与基于CPU的单线程实现相比,可以到达38.2倍的加速比.     

格密码关键运算模块的硬件实现优化与评估

为提高格密码在实际应用中的运算效率, 提出一种格密码中多项式乘法运算的优化实现技术。该技术采用乒乓结构存储多项式系数, 用以提升存取带宽, 通过消除预缩放运算, 减少10.5%的模乘运算和16.7%的存储空间占用, 采用移位寄存器和三输入加法器的结构, 有效地减少逻辑资源占用。同时, 设计具有可选层级的流水线结构, 使多项式乘法中的蝶形运算模块可以满足不同密码硬件系统的时序要求。评估结果表明, 采用优化技术的低面积、均衡型和高性能实现的蝶形运算模块最大工作频率分别可达到150, 250和350 MHz以上。与现有实现技术相比, 优化的多项式乘法硬件实现能够以更小的电路面积实现更高的工作频率, 使电路效率提升22.8%。