使用Formality中的几个问题

介绍了等效性验证以及等效性验证工具Formality在整个ASIC设计流程中的应用。针对在使用Fomality进行等效性验证中出现的仿真与综合逻辑不匹配的问题进行了讨论,并提出解决方案。     

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.     

单精度浮点数到十进制数转换的IP核设计

采用FPGA进行数字信号处理的系统,总是要频繁的进行IEEE 754浮点数到十进制码的转换。设计针对FPGA的特点提出了一种以简单的移位和加减操作为核心的转换算法,并用VHDL语言编写了状态机结构的IP核。在EP1C6Q240C8芯片上实现了732个逻辑单元的使用以及69.21 MHz最大运行速度。     

基于FPGA的加密算法实现

根据三重数据加密算法(3DES)的原理,采用全流水线和有限状态机,实现了基于现场可编程门阵列(FPGA)的3DES电路的仿真.基于Cyclone系列的EP3C40F780C6型FPGA芯片,采用自顶向下的设计思想进行电路的模块划分,有效的完成了3DES算法的总体结构和各个子模块的电路设计.利用超高速集成电路硬件描述语言(VHDL)完成了3DES加密算法的编写,并利用Altera公司的QuartusⅡ9.0综合工具对电路进行了仿真验证及逻辑综合.结果表明,该设计基本实现各模块的功能,获得了稳定的加密性能.     

基于JTAG和FPGA的嵌入式SOC验证系统设计与实现

文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试.此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性及可测性问题.     

基于FPGA的E2PROM读写控制设计及实现

介绍了12C总线的工作原理以及时序要求．利用FPGA强大的逻辑控制功能和VHDL语言的灵活性，对E^2PROM的I^2C总线控制器进行了设计．采用模块化和状态机相结合的设计方法，给出了各个模块的设计思路．利用QUARTUSⅡ软件对设计程序进行了仿真，并将程序下载到实验开发板上对系统进行了验证，给出了仿真和验证的结果．     

SPI4.2接口的FPGA实现

介绍了SPI4.2接口协议和数据结构定义,给出了使用FPGA实现的逻辑框图和状态机设计,最后描述了几种数据突发传输情况下的仿真结果.     

Fuzzy有限状态机与笛卡尔组合

在Fuzzy有限状态机的性质基础上,讨论了Fuzzy有限状态机笛卡尔组合的一些性质和结构属性.研究结果表明,在Fuzzy状态意义下,Fuzzy有限状态机与笛卡尔组合有许多相似性质,从而在理论上说明了Fuzzy有限状态机与笛卡尔组合的等价性.     

非确定部分有限状态机的一种新的一致性关系及其测试

在系统实际测试过程中,发现非确定部分有限状态机的模型可以方便地描述和刻画许多系统的逻辑行为.但在这种模型下,状态机并非完全接受所有的输入序列,且在某些输入序列上会产生不确定的输出序列,所以,经典的完全确定有限状态机的一致性定义,即被测实现和协议规范等价,不适用于非确定部分有限状态机.本文引入了一种新的一致性定义,并在非确定部分有限状态机下,给出了该一致性定义下完备的测试序列生成方法.     

飞机货舱门作动系统工作状态分析与虚拟仿真

为研究飞机货舱门作动系统的工作状态,确定操作和状态转移逻辑、核心处理任务,采用有限状态机理论模型进行系统性的梳理,识别出状态划分、故障管理、运动规划等关键问题并给出了解决方案.基于Matlab一体化建模方法构建虚拟操作环境,并进行仿真验证.结果表明,作动系统工作状态清晰,指示和故障处理逻辑合理,运动规划结果可行,验证了所用方法的有效性.分析结果可以为底层代码实现提供支持.     

FPGA设计验证中的软硬件协同仿真测试方法

在FPGA设计验证中通常采用软件仿真的手段验证功能的正确性,有时也会配合采用硬件仿真手段,但软件仿真和硬件仿真分别存在仿真过程耗时长和可监测性差的不足,难以很好地满足FPGA验证工作的需求.针对FPGA验证工作中软件仿真和硬件仿真的局限性,通过对软仿、硬仿及软硬协同3种仿真手段进行比较,提出软硬件协同仿真的基本原理及技术手段.在软硬件协同仿真平台上分别对某基带FPGA软件和某采集控制FPGA软件进行实例验证,并与采用纯软件仿真的结果进行比较.结果表明:相对算法复杂度较高的某基带FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的10倍;相对控制复杂度较高的某采集控制FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的30倍.实验结果证明了该软硬件协同仿真技术的可行性和高效性.     

Kerberos协议的形式分析与NuSMV检验

NuSMV是一个基于计算树逻辑的符号化模型检验工具。对Kerberos认证协议进行分析,并对其建立有限状态机模型,利用NuSMV保密性、认证性和活性等从3个方面进行了验证,指出Kerberos协议存在不安全性。     

基于DS18B20的小环境测温控制的FPGA实现

为实现小环境测温控制系统的数字化和通用化设计,在分析DS18B20时序特征基础上,实现了基于FPGA和有限状态机的设计方法,并通过仿真结果验证了设计方法的可行性.     

基于FPGA的UART控制FLASH存储系统设计

为了解决测井数据文件的存储问题,提出了一种基于FPGA实现UART控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了UART控制FLASH的读、写、擦除操作并给出了UART控制FLASH的数学模型,采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。     

自动化弹库控制系统时序设计与仿真

针对自动化弹库的结构和功能,确定了弹库系统控制策略和控制体系.基于有限状态机理论并利用MATLAB/Stateflow建立弹库控制系统的层次化仿真模型,对弹药转运过程的时序逻辑进行了设计和仿真.仿真结果表明利用该方法设计的弹库控制系统时序满足系统要求的各项指标,验证了这种设计方法的有效性.     

宽带数字接收机脉冲信号提取实现

在一种高效宽带数字信道化接收机模型的基础上,利用高性能FPGA数字信道化接收机的搭建,并完成雷达脉冲信号参数的提取.针对均匀信道化处理跨信道信号和时域重叠信号时的问题,提出了脉冲上下沿频率判决和双进程状态机等处理手段.实现了跨信道信号的合并与时域重叠信号的分离,有助于雷达信号脉冲包络和脉冲描述字的提取,具有时效性高的优点.在FPGA上仿真实现验证了方法的实用性.     

数字电压表的VHDL程序设计与硬件实现

将FPGA与模数转换器TLV571相结合设计了数字电压表.用VHDL语言编程实现了模拟电压的测量、模数转换、计算与读取,用状态机完成了FPGA对TLV571的控制.将数字电压、模拟电压的BCD码与ROM地址、数据一一对应,用查找表的方式从相应的ROM地址中取出高4位和低4位BCD码,对二者进行BCD码加法运算即可获得模拟电压值.通过实验平台测试验证了数字电压表设计的正确性.     

基于FPGA的通用异步收发传输器控制FLASH存储系统设计

为了解决测井数据文件的存储问题,提出了一种基于FPGA实现通用异步收发传输器(UART)控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解,以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机,实现了UART控制FLASH的读、写、擦除操作;并给出了UART控制FLASH的数学模型。采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。     

双状态机在LDPC码译码实现中的应用

FSM（Finite State Machine,有限状态机）的核心功能是能描述一系列具有逻辑顺序的事件,并能有效管理各个事件执行的步骤,它是一种较为特殊的时序电路。本文分析了LDPC码译码器的主控程序的结构,结合有限状态机的设计思想,采用了两个状态机交替工作的机制,在FPGA上实现了译码器的主控模块,使初始信息存储模块、校验消息处理模块、变量消息处理模块、累加模块及校验模块有序工作,实现了模块间的无缝链接,使译码器工作稳定可靠。     

一种基于Verilog HDL的红外遥控解码电路的设计

该电路由分频器,计数器,脉冲边沿检测器,以及数据采集状态机组成,能自动识别市面上常见的RC-5格式的红外遥控信号,无需专门的引脚设置,使用方便;该电路采用Modelsim 6.1f软件进行了功能仿真和综合、布局布线后并下载到Altera DE-2开发板上进行FPGA验证,验证结果表明,该红外解码电路实现了遥控信号的自动识别和解码,功能正确。