基于FPGA+DSP的高速数据采集系统设计

介绍了1种基于FPGA和DSP的高速数据采集系统的设计和实现,其FPGA采用Altera公司ACEX 1K系列的EPIK5OTC144_3器件,DSP芯片采用TI公司TMS320系列的TMS320C6713器件.该系统将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过USB接口送到主控台,其系统的数据采集的实时速度最高可达到100 MB/s,适用于大部分的高速数据采集场合.     

高速图像处理嵌入式系统的设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统．设计了一种新颖的数据传输结构,该结构借助于单片双口RAM（将其内部等分两部分）,利用乒乓技术完成对高速实时图像数据的缓冲．整个系统中所有工作,在FPGA和DSP间分工且形成流水,比使用单片DSP建立的处理系统性能提高25％左右．该系统具有可重构性,方便其它的算法于该系统上实现．     

FPGA和DSP之间高速链路口传输设计

FPCA和DSP之间除了传统的总线连接方式,还有高速链路口这种点对点非共享性的传输方式,随着FPGA和DSP芯片的推陈出新,它们之间高速链路口的连接方式也得到不断改进和提高。如何搭建两者之间高速链路口的通用接口就是急需解决的问题,在一块集成了8片TS201和两片AL7ER公司STRATICIIGX系列FPGA的高性能信号处理板卡上进行链路口试验,采用FPGA内部接口模块,设计出通用数据传输程序,FPGA和DSP之间双向链路口数据传输速率均达到60M／32BIT。     

基于TLC5510的高速数据采集存储系统的设计

采用A/D转换芯片TLC5510实现高速数据采集,以Cyclone系列FPGA芯片作为采样控制器控制TLC5510进行实时采样并存储。该系统提供了数字接口,便于进一步在系统内进行功能扩展以及实现与外部扩展电路的数字通讯和数据传输。     

行波故障测距中数据采集系统的设计

本文介绍的基于FPGA的高速数据采集和进行简单分析的系统,介绍了系统的硬件组成以及利用FPGA实现控制和存储。     

基于FPGA+DSP的高速基带信号处理平台的设计

针对目前无线通信系统基带信号处理平台功能单一、灵活性差、运算能力弱等问题,在传统处理器架构的基础上提出了一种改进高速基带信号处理平台的硬件设计方案。该方案采用FPGA+DSP的处理架构,依托高性能的器件和高速接口,搭建了一个高性能的通用基带信号处理平台。该平台直接实现对中频数字信号的处理,融合数字上下变频与基带算法于一体,具有模块化、灵活性等特点。实验结果表明,该基带处理平台能快速接收并实时处理各类基带信号,数据处理能力达到了较高水平。     

基于FPGA控制的高速数据采集与回放系统

从系统的硬件设计、电路实现等几个方面来说明了系统是如何进行工作的;从系统的要求出发介绍了整个系统的总体的设计方案及其原理,详细描述了FPGA的配置过程。     

基于PCI总线的高速数据采集板的设计

本文介绍了一种基于PCI总线的高速数据采集系统,该系统基于PCI总线技术,充分利用SDRAM的海量存储能力和FPGA的编程灵活性的特点,实现了数据的高速采集、SDRAM的海量存储和PCI的桥接传输三者的结合.     

密集信号环境下信号采集器的设计

介绍了在密集信号环境下DSP FPGA数据采集器的设计，系统电路简单，易于实现，在实际应用中效果良好．由于使用了FPGA器件，因而硬件设计灵活，集成度高，具有很高的参考价值。     

基于DSP的高速数据采集处理系统

针对采集系统的小型化、数据的高速抗干扰传输,本设计采用TMS320F2812作为主处理器,一方面利用外部接口（XINTF）,并通过可编程逻辑器件EPM240T100C5N（CPLD）做译码,外扩了一片高速ADC（ADS8365）,可以进行高速数据采集;另一方面通过片内的两路SCI异步串口与两片MAX3160的连接,实现了方式可配置的上位机和下位机之间、下位机和下位机之间的串行数据通信（RS-232和RS-422可编程配置）。     

高速数字图像采集显示系统的设计与研究

为满足实时显示高速数字图像的需求,分析了Camera Link接口技术和VGA(Video Graphics Array)接口协议的标准.根据VGA接口具有多种显示模式,设计了以FPGA(Field Programmable Gate Array)为核心处理器的数字图像采集显示方案.FPGA通过Camera Link接...     

基于FPGA和USB接口的高速高精度通用数据采集卡设计

讨论了一类基于FPGA和USB接口的高速高精度通用数据采集卡的设计方法,该方法充分发挥了FPGA和USB的优点,解决了传统数据采集卡的缺陷.     

一种高速数据采集系统的实现

介绍了基于单片机和FPGA的高速数据采集系统的硬件设计,提供了电路图的连接方案,指出了系统的流程图和设计语言。     

基于DSP的高速数据采集系统的研制

介绍一种以TMS320VC5402DSP为核心处理器的高速数据采集系统,该系统可同时对多路模拟信号进行数据采集,各通道采样率同时同步可达1MHz。经过高速处理器的实时处理,通过PCI总线将数据传送到上位主控计算机端,作进一步处理与分析。该系统可以广泛应用于多通道模拟信号高速采集的场合。     

一种基于ADS5232的高速数据采集电路的设计方法

利用高速ADC芯片ADS5232设计了一种实用的高速数据采集电路,其中ADS5232集成了2个采样通道,不需要外部提供参考电压,简化了PCB设计.2个通道使用同一个时钟,可实现同步采样.每个通道的最高采样速率达到65MS/s,精度为12bit.采集电路包括ADC前端、ADS5232和FPGA 3个部分,支持单端和差分模拟信号输入,使用FPGA实现高速控制,在片内配置RAM作为采集数据的缓冲区,同时可设计接口模块用于跟片外应用电路的连接.该电路能够实现高速AD、高速控制、高速缓存以及与外部逻辑的高速接口.     

DSP间高速数据传输的设计与实现

介绍了双口RAM的结构原理、仲裁逻辑控制及相应的使用特点;提出了在多通道高速数据采集与处理系统中,在DSP与FPGA之间采用双口RAM实现高速、实时、可靠的数据传输的一种方法;并以IDT70V24为例,详细说明了双口RAM在由DSP处理器和FPGA构成的多机系统中的具体应用。     

超高速数据采集系统的设计与实现

提出了一种可完成２５０ＭＳ／ｓ，８ｂｉｔ模数转换的超高速数据采集系统，系统采用了分路数据输出的体系结构，微波传输线的连接方式以及多种抗干扰设计，使系统在２５０ＭＳ／ｓ，１２５ＭＨｚ信号输入时仍能保持７ｂｉｔ左右的有效位数。     

基于USB总线和DSP的图像采集处理系统

文章论述了基于USB总线和DSP的图像采集与处理系统的设计方案和实现方法。系统以专用视频输入处理芯片SAA7113和CPLD实现图像采集,利用USB总线的高速数据传输能力和DSP强大的数据处理能力,实现了图像的实时采集、处理和传输。