基于SiGe BiCMOS的全集成射频功率放大器设计

提出了一种基于SiGe BiCMOS工艺的适用于移动设备的紧凑全集成功率放大器.设计采用cascode驱动级与共发射极功率级级联以提高放大器的功率增益,片上集成CMOS电源以提供偏置电流,采用分布式的镇流电阻和具有热负反馈效果的偏置电路补偿结温以防止放大器在高温工作时失效,并且采用一种紧凑的电路级的热耦合模型对所提出的热稳定措施进行仿真验证.后仿结果表明：PA在3.3 V供电下、2.4~2.5 GHz的工作范围内输出增益为32.5 dB,S11&S22<-10 dB,1 dB压缩点处的输出功率为25.4 dBm,在25 ℃的环境温度下最高结温小于65 ℃（饱和）.芯片面积仅为1.25×0.76 mm2.测试结果表明：在-45~85 ℃的工作环境下,可以在增益要求为26.5~32.9 dB的应用中正常工作.1 dB压缩点处的输出功率为24.3 dBm.采用 20 MHz 64-QAM OFDM信号测试,DEVM达到-30 dB的输出功率为18.1 dBm.     

应用于WLAN的SiGe射频功率放大器的设计

采用0.18μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN)802.11b/g 2.4GHz频段范围内的AB类射频功率放大器.该放大器采用三级放大结构,偏置电路采用电流镜形式的自适应偏置控制电路,具有温度补偿和线性化作用.后仿真结果显示:1dB压缩点输出功率高达27.73dBm,功率增益为25.67dB,电路的S参数在2.4GHz频段内,输出匹配S22小于-10dB,S12小于-60dB.     

基于SiGe工艺的Ka波段瓦特级功率放大器芯片设计

提出了一种基于0.18 μm SiGe BiCMOS工艺的Ka波段功率放大器(PA),在25-30 GHz的频段内输出功率均达到瓦特级(30 dBm以上).该PA由驱动级与功率级放大器级联组成,两级均使用堆叠结构.其中,最后一级功率级电路采用两路功率合成的方法,所使用的功率合成网络为匹配网络的一部分.每级堆叠结构均采用最优级间匹配技术(相邻堆叠晶体管间匹配),使堆叠结构中每层晶体管达到最优负载阻抗,进而使堆叠结构达到最大输出功率.使用Agilent ADS软件进行PA性能仿真,版图仿真结果显示:工作在25-30 GHz的功率放大器最大输出功率为30.9 dBm,功率附加效率为22.9%,大信号功率-1 dB带宽为5 GHz(25-30 GHz),1 dB压缩点输出功率为28.5 dBm,大信号增益为22.7 dB.     

输入端谐波抑制S波段高效率F类功率放大器的研究

传统的F类功率放大器设计方法是对其输出端进行谐波抑制,在输出端得到近似方波的电压信号和近似半正弦波的电流信号,以此提高放大器效率.新型高效率F类功率放大器在输入端加入谐波抑制电路,同时利用输入和输出谐波抑制匹配网络能够有效提高输出功率和功率附加效率;在S波段完成一款电路的设计并进行测试,在电路设计中采用新的负载牵引、源牵引仿真方法,实验结果和仿真结果非常吻合.在输入激励为28dBm条件下,测试结果表明,最大PAE能够达到75.4%,输出功率40.3dBm.     

应用于WLAN的高效率F类功率放大器

为了提高在高速率信号传输下无线通讯发射系统中功率放大器的工作效率,提出了一种结构新颖的高效率F类功率放大器.通过计算机仿真与实验板调试相结合的方法确定了放大器的最佳漏极阻抗,根据F类放大器漏极电压和漏极电流是相位差为λ/4的方波和半正弦波的特性,通过仿真软件设计和优化,设计出的谐波滤波网络在输出谐波频点有良好的滤波性能.为了降低栅源电容对输入信号造成的失真,在输入端口加入短截线,提高了放大器的漏极效率.通过测试,功率放大器工作在2.4GHz时,在2dB增益压缩点的功率附加效率为67%,输出功率为30dBm.测试结果表明,该高效率功率放大器适合应用于WLAN无线通讯发射系统.     

基于宽禁带功率器件的F类放大器的研究与设计

F类射频功率放大器作为开关模式放大器的一种,其理想效率为100%。传统F类功率放大器的设计方法是利用输出端谐波抑制,在晶体管的漏极得到近似方波的电压信号和近似半正弦波的电流信号,以此提高放大器效率。文章通过研究电路的结构,在F类功率放大器的输入端加入谐波抑制电路,同时利用输入和输出谐波抑制匹配网络,能够更有效提高输出功率和功率附加效率;结合宽禁带功率器件,在S波段完成一款电路的设计,在3.45~3.55GHz频带内,输入激励为28dBm条件下,测试得到最大PAE能够达到78.3%,输出功率40.5dBm,实验结果和仿真结果基本吻合。     

一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

一种工作于Ka频段的GaN单片集成功率放大器

针对Ka频段大功率发射机的要求,设计了一款基于0.15μm GaN工艺的5 W级输出的单片集成功率放大器.功率放大器工作频率为27-31 GHz,工作在AB类偏置条件下,采用3级单端共源结构,在末级使用功率合成结构.仿真结果表明,在20 V的电源电压下,功率放大器的小信号增益为25 dB,饱和输出功率为38dBm,功率附加效率为35%.     

8.9 GHz高效高增益E类功率放大器设计

为了减小功率放大器(power amplifier,PA)的功率损耗,提高功率放大器的增益与工作效率,本文提出一种将两级放大和反馈结构相结合的具有高效率高增益的E类功率放大器,并利用Cadence软件对功率放大器进行分析及仿真验证。仿真结果表明,在180nm CMOS工艺情况下,当电源电压为3.6V,电路频率为8.9GHz时,本文E类功率放大器的输出功率为23.5dBm,增益为24dB,功率附加效率(power added efficiency,PAE)为21%。与传统的PA相比,本文E类功率放大器在增益和功率附加效率方面均得到了提高,适用于通信、电子测量等系统。     

2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.