维特比译码的双读出回溯算法及ASIC实现

在分析维特比译码器回溯算法的基础上，归纳出回溯算法的规律，提出了双读出回溯（ＤＲＴＢ）算法。计算表明，ＤＲＴＢ算法在不增加硬件开销的情况下，使回溯运算速度达到原来的４倍。本文还介绍了基于ＤＲＴＢ算法幸存路径存储器单元（ＳＭＵ）的ＡＳＩＣ结构和物理设计。对半导体集成电路的测试表明，本文提出的ＤＲＴＢ算法及电路结构是成功的。     

维特比译码器中幸存路径存储器的一种新的实现方法

在维特比译码器中，幸存路径存储器管理的软件、硬件实现都是重要的问题．实现的方法不同，对于电路的影响也不同．在此提出了一种幸存路径存储器的新实现方法，与传统的回溯法和寄存器法相比，该方法具有存储器用量少、译码延迟小的特点．     

一台简单的八位计算机的设计与实现

本文介绍了一台简单的八位计算机的设计与实现过程。     

基于FPGA的BCH(23,12)码编译码器的实现

详细介绍了BCH(23,12)码的编译码方法以及实现.所实现的编译码器能对BCH(23,12)码进行正确地编码和译码,能纠正小于或等于3位的随机错误.同时,还给出了在QuartsⅡ软件平台下的仿真结果以及该编译码器的实际应用结果.     

TD-SCDMA系统中ASN.1编译码器的设计和实现

为了解决传统ASN.1(abstract syntax notation one)编译码工作中存在的缺陷,根据TD-SCDMA中ASN.1编译码原理,提出利用编译器自动生成工具another tool for language recognition(ANTLR),设计了一个ASN.1描述代码的编译器,实现从ASN.1源代码到Csharp(C#)语言数据结构的映射,其中包含完整的编译码所需信息,且便于访问.通过调用独立的编译码算法函数,从数据结构中提取相应的参数完成编译码.实际应用表明该编译系统减省了繁复的人工翻译描述代码工作,提高了ASN.1编译码的效率和准确率.     

基于直接指令平衡RB功能的实现

本文主要论述了大坝发电有限公司一期机组在直接指令平衡（DIB）控制策略下RB功能的实现过程,通过对DIB策略的简要分析,着重介绍了RB的控制回路和原理,分析了RB的控制过程,并对影响RB控制功能的因素及其相互作用原理提出了探讨意见。大坝一期机组在RB功能研究上取得的成功经验,为其它机组提供了可借鉴的依据,同时对大型火电机组RB控制系统的设计及调试工作也有一定的参考意义。     

EMIF接口设计及EDMA功能的实现

介绍了调制域及脉冲分析仪中使用的DSP（TMS320C6713）和几种常用外部存储器接口设计，并结合实际系统给出EDMA设计的程序，和寄存器的设置。其方法对DSP扩展外部存储器特别是C6000系列接口设计和应用具有普遍意义。     

单片机80C31构成的无线远程通信系统设计

由单片机80C31、调制解调器AM7910、无线电台构成的无线远程通信系统,电路简单信息传输可靠,成本较低,在昆明——东川国际泥石流观测站的降雨无线遥测系统中应用证实,适合于野外环境下无人值守长期监测。     

基于FPGA的多约束长度Viterbi译码器

现有的各通信系统中卷积码的约束长度各不相同．为充分利用现有资源很有必要研究多约束长度的Viterbi译码器．基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题．主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量寄存器单元(PMU)和幸存路径存储器单元(SVU)实现中的一些问题．     

简化CPU模型中微指令的分析和设计方法

简化CPU模型中主要包括算逻单元ALU,程序计数器PC,指令寄存器IR,数据寄存器DR,地址寄存器AR和指令译码器,这些部件对于微指令的执行起着至关重要的作用,而微指令流的顺序执行又导致了指令的执行,因此微指令如何构成以及如何执行就成了程序运行的硬件基础,从这个意义上说,微指令的分析与设计对于理解整个CPU的结构和功能至关重要。     

实现组合函数的若干技术

本文探讨了使用译码器实现组合函数的基本原理和方法,论述了多变量单输出函数和多输出函数的实现。结果表明,使用译码器实现组合函数,方法简单,便于设计、调试和维修。     

用ASP实现简单的图片验证码功能

本文简单讨论了验证码的作用、基本形式和原理,并通过源代码较详细地分析了图片验证码的ASP实现过程。特别的是,文中通过两种实现方式的比对,进一步加深了对验证码功能实现的理解。     

一种改进Turbo码分量译码器的FPGA实现

介绍了Turbo码的译码方法和译码步骤，提出一种改进的译码步骤和相应的分量译码FPGA（现场可编程门阵列）实现方案．仿真表明，该方案能有效地降低译码的复杂度和译码延时，达到了较好的性能，具有较高的实用价值．     

CPU在某些工作条件下结束暂停状态的方法

本文提出了使用暂停指令进行I/O传送时出现的问题、原因及解决方法.分析与实验结果表明,中断必须发生在CPU的暂停响应阶段.     

实现Viterbi 译码器幸存路径存储及译码输出的一种新方法

提出了一种幸存路径存储及输出的新方法-SMDO法，该方法与传统的寄存器交换法和回索法相比具有存储量小，译码延迟短的特点，并且极适合利用FPGA内置的EAB块实现。     

Viterbi译码器的FPGA设计实现与优化

在分析Viterbi译码算法基础上，采用一种新的流水结构设计Viterbi译码器的ACS模块．合理安排幸存路径的读写，采用单指针回溯算法译码输出，最终在Xilinx ISE上完成了约束长度为9的Viterbi译码器的FPGA设计．仿真实验结果表明，设计的译码器在资源消耗上有较大优势．     

MC68488与Z80 CPU配合实现GP-IB功能

本文着重说明这两种不同系列芯片之间存在的工作速度，信号及控制方式不同等问题及解决办法．给出硬件连接图，对软件编程做了简要说明．     

循环码编译码器的仿真与实现

循环冗余校验码（CRC）就是一种被广泛采用的错误检验编码。本文介绍了CRC（7,3）的编译码器的设计思想,利用VHDL语言设计出CRC（7,3）编译码器并通过MAX＋PLUSⅡ仿真平台对其进行了仿真验证,仿真结果表明采用此方法实现的编译码器具有速度快、可靠性高以及易于大规模集成的优点。     

ASN·1编码／解码器的设计和实现

简单介绍ＡＳＮ·１的编码规则：描述了基于控制卡设计技术的ＡＳＮ·１编码／解码器的结构和原理;给出了ＡＳＮ·１编码控制卡的一个实例。对了解计算机网络实现技术有一定参考价值。