基于FPGA和CIS的纸币图像采集及5/3提升小波图像处理方法

文章介绍了一种基于FPGA和CIS传感器的纸币图像采集系统及其对应的提升小波处理方法.系统利用FPGA实现CIS图像传感器和高速A/D转换器所需的各种驱动信号,完成实时图像采集;同时以FP-GA为核心,在硬件平台上实现5/3提升小波算法,并在Xilinx开发软件环境下进行仿真.实验结果表明通过合理有效的硬件设计和Ver...     

基于复合抛物样条的图像放大算法的设计与实现

图像放大是数字图像处理中常用的技术,图像放大首先对图像进行空间变换,其次对图像进行灰度插值.放大后的图像视觉效果如何在实际应用中显得尤为重要.因此图像放大问题的焦点是如何在图像放大过程中保持良好的视觉分辨率和清晰度.图像放大有许多算法,其关键在于对未知像素点使用何种插值方式.本文提出了一种比传统插值算法更好的算法即复合抛物样条插值,来实现图像的放大.实验结果表明,相对于传统的图像放大算法,本文的算法不仅较好的保留了原始图像的细节信息,而且还提高了放大图像的边缘平滑度,同时也减小了图像放大算法的运算量.     

一种利用采样率转换方法的灰度图像放大算法

数字图像放大是图像处理的基本操作之一,传统放大算法是运用各种插值算法在图像的像素点间插值实现图像的放大,插值时会退化图像的高频成分,使放大图像轮廓变得模糊.为此从另一种角度出发,根据数字图像的频率特性,利用数字信号处理中采样率转换滤波的原理,通过零值内插器对图像内插零值,用FIR低通滤波器进行滤波的方法实现灰度图像的放大.由于该算法是根据图像的频率特性进行放大,只要放大后图像的频率特性不变,就能得到比较理想的放大效果.同时该算法为图像放大算法研究提供了一种新的思路.     

基于FPGA硬件的彩色图像恢复系统设计

为实现数字图像的实时处理,在FPGA上应用硬件描述语言实现功能模块的方法,利用FPGA技术,在数码摄影系统前端对Bayer格式图像进行实时彩色复原,并对系统进行调试.选用四合一简单算法处理Bayer图像,使其恢复成全彩色图像,并用MATLAB软件先验证算法的正确性与可靠性,最后在ISE上进行工程仿真.仿真实验表明,系统工作实时、正确、可靠.     

基于二维卷积的图像插值实时硬件实现

为了实时实现图像处理中的图像插值,提出了一种与具体插值算法无关的通用二维卷积器实现结构和一种使用两级缓存的图像数据存取结构。利用所提出的结构,设计了使用双三次插值的图像插值模块,在可编程逻辑门阵列上进行了实现。进行了图像实时放大的实验。实验结果表明:采用本结构,可以降低片上存储器的消耗,方便地实现比较复杂的插值,达到实时处理的目的。     

基于二维卷积的图像插值实时硬件实现

为了实时实现图像处理中的图像插值,提出一种与具体插值算法无关的通用二维卷积器实现结构和一种使用2级缓存的图像数据存取结构。利用所提出的结构,设计了使用双三次插值的图像插值模块,在可编程逻辑门阵列上进行了实现和图像实时放大的实验。实验结果表明:采用本结构,可以降低片上存储器的消耗,方便地实现比较复杂的插值,可达到实时处理的目的。     

虹膜图像快速放大展开的二维插值算法

在虹膜身份识别中,虹膜图像的非线性放大展开的运算非常耗时,成为虹膜识别应用中的一个瓶颈。为了在定点处理器中实现虹膜图像的快速放大展开,采用Bresenham直线算法思路,设计了并行坐标插值算法,实现对二维平面直线的插值。同时设计了一种亚像素直线边界点扫描方法,将其应用于并行坐标插值算法中,实现了虹膜图像的双线性插值。通过在TMS320C55xDSP上对400×400的展开图进行测试,这两种算法运算速度较浮点算法有显著的提高,同时精确度也在可接受的范围之内。     

一种用于自适应直方图均衡化的硬件加速器

针对动态直方图均衡(dynamic histogram equalization,DHE)算法处理效果不理想和算法应用不灵活的问题,提出了一种基于改进型自适应直方图均衡化算法的现场可编程逻辑门阵列(field programmable gate array,FPGA)硬件加速器的设计方法.该硬件加速器对直方图均衡化算法做了改进,实现了自适应地限制对比度拉伸;并且充分利用FPGA的并行体系架构和丰富的块存储资源的优点,采用规则的模块化的设计方法完成了设计.实验结果表明:改进的算法不会产生过度增强、放大噪声、丢失图像细节的现象;设计的硬件加速器在充分节约硬件资源的前提下能较好地满足实际应用的需求;在实时图像处理中一帧图像的处理时间约为0.1 ms,使图像增强算法在图像实时处理中的应用更加灵活方便.     

基于FPGA的视频转换器的设计及其IP核实现

视频格式转换是视频图像处理领域中的研究热点.针对某航空研究所的实际需要,基于FPGA技术设计开发了一套通用视频转换器.该转换器可将PAL制模拟视频信号转换为XGA格式的LVDS信号.在Quartus II 9.0开发环境中,运用硬件描述语言Verilog HDL实现各个子模块功能,并将去隔行和帧频提升两个功能模块设计成IP核的形式.通过仿真和实验验证,系统达到了设计要求,实现了在复杂电磁环境下视频图像的实时、高质量传输.     

基于邻近插值法还原Bayer RGB的FPGA实现

图像传感器在采集每一个像素时仅采集它的R、G、B其中一种颜色分量的强度信息.在彩色数字图像系统中,需对传感器图像进行实时处理和颜色插值.邻近插值算法的时间复杂度和空间复杂度都较小,可以通过流处理实现,这使得它容易在FPGA上实现且节省硬件资源.在进行硬件实现之前首先通过MATLAB对邻近插值法的还原效果进行验证.硬件设计中使用移位寄存器连接FIFO的架构,并使用标准Verilog代码编写实现,最终用Modelsim仿真验证设计.     

鱼眼图像实时预处理系统的FPGA实现

本文设计了一种具有流水线结构的实时图像预处理系统,该系统以FPGA为处理器,实现了图像滤波、色彩插值与白平衡等图像预处理算法;针对算法中构造的窗口模板存在数据不完整的问题,本文采用镜相优化的方法输出完整的3x3矩阵.在整体系统的设计中,引入时间流水和数据流水的思想,通过采用异步时钟FIFO构造流水线的方法,克服了各算法模块间因级联所产生的时序问题,保证了图像数据传输的稳定性和系统的实时性.通过调试和验证,本文设计的图像处理系统能够较好地完成图像的预处理.     

基于Curvelet的纹理方向自适应图像插值

为提高纹理复杂图像的插值放大质量,提出一种纹理方向自适应的图像插值算法。首先利用Curvelet变换提取图像的4个方向因子矩阵,然后对不同类插值点选择相应的2个方向因子构造权重系数进行线性插值,从而自适应地重建各类待插值点。分析比较了本文与现有插值算法对平滑与纹理复杂区域的插值重建质量。实验结果表明,本文算法能有效抑制传统插值方法重建图像时出现的边缘模糊和锯齿现象,重构的图像效果优于传统方法,纹理丰富图像的重构质量可提高2dB以上。     

一种消除锯齿的图像放大算法

为了最大程度消除图像放大后出现的锯齿现象,提出了一种新的二次导数连续的多结点立方卷积插值函数,通过增加结点使得插值曲线更加的平滑;同时对插值函数引入逆梯度约束条件,然后根据图像放大的倍数定义一个适当的模板对图像进行卷积操作,自适应的消除图像放大后出现的锯齿现象。实验结果表明,该算法在对图像执行高倍放大时,几乎看不到锯齿,同时图像的清晰度也保持的较好。     

一种CCD图像相关处理系统的FPGA+DSP实现

在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的Quartus Ⅱ软件,完成了其中的核心模块--FFT算法的硬件实现,提高了处理速度;并运用DSP处理器,设计了一个基于FPGA的实时数字图像处理系统.文中给出了系统的硬件电路和软件算法模块.仿真和调试结果表明:用FPGA与高速数字信号处理算法的结合,可以满足系统对图像进行实时处理的要求.     

基于Contourlet的改进加权抛物线插值图像超分辨率算法

为了尽可能地保持图像的基本信息,提高图像的视觉效果和空间分辨率,提出一种基于Contourlet的改进加权抛物线插值算法.该算法增加加权抛物线插值的误差补偿项,利用Sobel算子设定插值点的边缘方向,得到初始放大图像.利用Contourlet提取高频成份,原始图像幅值增强充当低频部分,再经过Contourlet逆变换得到高分辨率图像.实验结果表明,相对于传统的图像放大算法,该算法考虑了全局相关性,得到了更加清晰的边缘信息.     

基于坐标逻辑的形态图像处理器的硬件实现

在阐述坐标逻辑运算的基础上,论述了基于坐标逻辑形态学硬件实现的图像处理系统,该系统采用DSP FPGA的框架结构,利用FPGA的可重构特性将其中一片FPGA作为协处理器可以实现不同的图像处理功能,将坐标逻辑和传统形态学硬件实现的形态图像处理器在处理效果和速度两个方面作了比较,算法在FPGA芯片上的高速实现特征使数学形态学在图像实时处理领域的应用成为可能。     

基于几何分类的自适应图像插值算法

 图像插值是放大低分辨图像以适应目标屏幕的有效方法。低分辨率图像边缘特征保持越好,则插值图像的效果越好。根据低分辨图像的边缘分布特征对插值单元几何分类,提出了一种自适应图像插值算法。首先根据高分辨率图像中像素点的相对位置构造矩形插值单元和菱形插值单元,所有未知像素点位于矩形插值单元或菱形插值单元;然后从8个方向,特别是斜对角方向计算插值单元的图像边缘,并将边缘作为割线,根据割线对插值单元进行几何分类,可分为16类;最后根据未知像素点所属的插值单元分类计算未知像素值。实验证明,该算法比现有多种插值算法能够更好的保持图像边缘的尖锐特征。     

基于HLS和PYNQ图像缩放的硬件加速器设计

针对CPU进行图像处理已经无法满足系统实时性需求这一情况,提出了一种基于HLS和PYNQ的图像处理硬件加速器设计。该设计利用了FPGA具有数据并行处理的优势,克服了FPGA不易开发、移植性较差的缺陷。首先选择图像缩放处理算法作为实验的测试对象;然后在ZYNQ平台上根据软硬件协同的特点分配不同的系统任务,通过HLS开发工具使用C++实现和优化图像处理算法,并转化成RTL文件,再打包成IP核输出;在Vivado2018.3上搭建硬件实验平台,通过Jupyter Lab对实验进行验证和分析。结果表明,缩放算法的处理速度由CPU端的1 110 ms缩减为FPGA端的213 ms,执行速度提升了5倍。     

基于插值图像的可逆信息隐藏算法

为了提高可逆信息隐藏算法的容量,提出一种基于插值图像的可逆信息隐藏算法。将原始图像用最近邻插值算法放大,以放大后的图像作为载体图像进行隐藏。计算插值像素与相邻两个原始像素均值的差值,根据差值控制嵌入秘密信息的位数,根据秘密信息的数值修改插值像素实现秘密信息的隐藏。接收方提取秘密信息后,可对载密图像下采样恢复出载体图像,实现可逆信息隐藏。实验表明提出的算法可实现较大容量的信息隐藏,同时,在相同隐藏容量的情况下,具有较好的视觉效果。