CERCIS:一种视频媒体编解码片上系统的设计实现

基于面向特定应用的可配置处理器架构及其设计方法,设计并完成了一种视频媒体编解码片上系统芯片,它具有通用数字信号处理器的柔性编程及特定目标应用时的高性能等特点。该视频编解码片上系统由编码和解码2部分组成,编码和解码部分都采用相同的媒体信号处理架构。媒体信号处理编码、解码架构中分别包含一个8发射超长指令字数字信号处理器核,还包括实现视频媒体应用的专用数据传输单元,变长编解码单元以及接口单元,可以完成H.263视频媒体编码和解码。在0.13μm工艺库下模拟验证表明,该片上系统在17MH z工作频率下可完成15帧/s QC IF图像的H.263编码,在10MH z工作频率下可完成15帧/s QC IF图像的H.263解码。     

基于H.265编解码高清视频传输系统

为解决高清视频的实时传输将带来带宽压力的增加和时延的增长等,基于H.265编解码提出一种新的高清视频传输系统设计方法来改善上述情况。系统首先采用Hi3516A处理器对高清视频进行H.265硬编码,然后运用Boost:asio库进行专用流媒体服务器设计,最后基于Direct X进行渲染显示方案设计。经系统实验验证,文中系统通过对高清1 080P视频在25 fps帧率以及2 M码流传输情况下经H.265编解码后,系统传输时延约为120 ms。同时在普通高清720P和标清480i视频采集条件下,H.265相对于H.264在传输码率减半时解码后图像的PSNR值与经H.264编解码解码后图像的PSNR值基本相同。但在高清1 080P视频采集条件下,H.265编解码在1 M码率传输时解码后图像的PSNR值明显优于H.264编解码在2 M码率传输时解码后图像的PSNR值。     

基于tms320dm368的高清网络摄像机的设计

针对安防监控中对视频质量和图像处理的要求,设计了基于TMS320DM368处理器平台和Linux嵌入式系统的网络摄像机。详细介绍了硬件模块的设计,主要包括音视频编解码,存储,电源和传输模块。前端摄像头获得视频图像后经H.264格式压缩、以RTP/RTCP编码后由网络传输,通过PC机软件解码播放。摄像机成像速度1080p格式30帧/s,传输速度快,满足安全监控应用要求。     

基于FPGA和DSP的图像实时采集处理系统设计

针对高分辨率图像的实时播放、存储,提出了一种基于FPGA和DSP架构的图像实时采集处理方案.本方案以两片TI DM368系列DSP为核心处理器,采用H.264编解码方式进行图像的编解码,以EP2C35系列FPGA芯片作为协处理器进行图像的采集、颜色空间的转换及编解码后图像的传输.该方案能够对红外、可见光两路视频图像进行处理,运行可靠稳定,接口易更改,经过简单修改实现多种格式视频码流的采集处理.     

针对编码器的参考帧有损压缩算法设计

日益增长的视频分辨率需求使视频编解码系统对片外存储器的读写造成严重的负担,为此提出一种针对视频编码器的参考帧有损压缩算法。该算法基于DPCM(differential pulse code modulation)和Golomb-Rice编码,以8×4像素块为编码单元,对参考帧的Y/U/V分量分别压缩,并且在视频编码前端引入前置滤波,以降低参考帧的压缩难度。算法在H.264的参考软件JM18.0上实现并验证,在50%的压缩率下,仍能保证可接受的视频质量。     

一种新的Wyner-Ziv视频编码关键帧抗误码方案研究

在Wyner-Ziv视频编码传输系统中,关键帧的正确传输和准确解码对于整个系统的编解码性能有着重要影响.然而在无线通信系统中,由于网络故障、网络拥塞等会造成关键帧数据丢包的问题,这严重影响了接收端的解码质量.本文针对关键帧丢包问题提出一种新的解决方案,即在有反馈信道的条件下,通过对丢包帧增加部分额外Wyner-Ziv码流进行纠错并恢复解码端的受损图像,从而有效地提升视频质量.实验测试结果表明:当关键帧丢包率为1%~20%时,相比于典型的帧内错误隐藏算法,本文方案对重建图像纠错后的PSNR最大可提高20dB,且即便是丢包率很高的情况下,也能够较好地提升关键帧的R-D性能.     

一种高效多标准视频解码器架构研究与设计

针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.     

一种采用内预测模式的HEVC视频信息隐藏算法

针对最新的视频编码标准高效率视频编码(HEVC),提出一种基于帧内模式选择的视频信息隐藏算法.首先,对一幅二值图像进行Arnold置乱和turbo码编码,形成待嵌入的二值信息序列.然后,结合帧内模式选择过程,调制I帧亮度16×16编码单元最优预测模式的奇偶性来实现信息隐藏.由于只在I帧进行信息隐藏,提取时只需部分解码即可提取隐藏信息,无需完全解码与原始视频的参与,实时性较好.实验结果表明:算法对视频质量和比特率的影响较小,且能保证一定的信息隐藏容量,符合视频隐藏算法的基本要求.     

面向媒体的粗粒度可重构架构层次化存储设计

为了优化粗粒度可重构架构REMUS-II(Reconfigurable Multimedia System 2)的数据流通路,使其能够完成高性能媒体解码,针对媒体算法的数据访问特征,对REMUS-II的片上存储与片外存储访问模块进行优化.片上存储通过二维数据传输和转置等访问模式进行优化,片上数据传输效率分别平均提高了69.6%和15.1%.片外存储通过块缓存设计优化参考帧访问,平均减少37%的外存访问时间.经过层次化存储设计,REMUS-II数据流可满足计算需求,在200MHz主频下实现H.264算法和MPEG2算法高级档次的1 920像素×1 080像素高清分辨率实时解码.     

H.263视频压缩算法在嵌入式无线视频传输系统上实现

本系统采用VC6.0和EVC4.0编程实现图像实时采集、实时编码、实时传输、实时解码为一体的H.263软件编码、解码系统。系统主要分为两个部分,即计算机端视频采集和手机视频实时显示部分,计算机视频采集采用VC6.0编程实现,手机视频显示采用EVC4.0编程实现,该系统视频数据可以通过无线网卡实现长距离传输,能实现远距离视频通信和视频监控等功能。     

在TMS320C80上实现H.263编解码器

本文提出了使用单片通用DSP TMS320C80实现H．263实时视频编解码器的方案,在对H．263协议及其测试模型研究的基础上,对若干大运算量环节（运动矢量搜索,DCT和量化后零块的判断及Huffman解码）进行了改进,并结合TMS320C80的软硬件特性对具体模块进行了优化,通过在TMS320C80软件开发板上进行仿真实验,本方案完成了H．263全双工实时视频编解码的要求。     

煤矿井下工业图像编码系统的研究

根据煤矿井下工业图像的特点,提出了采用矿用信号电缆或电话线作为传输媒介,采用黑白摄像机采集图像,采用有损压缩的方法,并且能达到10公里无中继传输图像的编码方法。对矿井图像监视系统的结构和功能进行了设计,图像采集压缩板采用高速、高精度的TMS320C6711数字信号处理器作为核心处理芯片,将压缩后的图像码流通过MODEM与电话线相连。接收端采用软件解压缩。软件算法融合了H．263/H．263 标准算法和图像增强与分割技术。图像采集前端通过黑白摄像头,采用1帧/秒的采样率,接收端通过双向预测技术,以25帧/秒的速率显示图像。     

一种H.264／AVC解码器关键技术的设计

本文提出了H.264/AVC解码器的系统结构及其核心单元总体结构的设计研究方案.重点包括系统的流水线设计、双总线设计以及IDCT变换、帧内预测、帧间运动补偿等关键模块的设计与大规模逻辑实现.硬件解码部分在200 MHz 系统时钟时可以实时解码H.264 High 4:4:4 profile 4.0 level码流.     

H．323视频会议中视频编解码的MMX技术

文章在对H．323视频会议实际应用场景分析的基础上,通过采用新的算法和新的技术,从而在Intel Pentium PII 333的PC机上用软件实现了视频会议终端中的视频实时编解码处理,实验结果表明我们的软件能完成的15帧／秒的CIF格式的H．263视频编解码,从而为真正实现以软件为核心的视频会议终端奠定了良好的基础。     

一种高效的CABAC熵编码硬件设计

本设计是一种以基于上下文的自适应二进制算术编码(CABAC)为熵编码的高效视频编码方案,通过(CABAC)硬件结构的输入输出模块优化和算术编码模块优化来提高整体架构的效率及主频.在输入模块优化方面,采用四级缓存输入和残差系数优化传输;在算术编码模块优化方面,通过上下文模型索引预读取、预归一化查表和并入串出码流输出设计,提高整体架构的工作效率及主频,降低资源消耗,实现高效流水线高主频硬件架构.硬件设计使用90 nm标准单元库进行综合,可在工作频率为370 MHz下实现流水线,使用电路门数为43.49×10~3.该处理速率及吞吐率可支持HEVC标准的通用测试条件下1 080 P视频30帧·s~(-1)的实时编码.     

基于FPGA和DSP的红外图像盲元系统的应用

介绍了一种基于高速数字信号处理器TMS320DM642和FPGA的红外图像采集和处理系统,阐述了该系统的硬件组成、工作原理,并详细描述了视频编码单元、图像处理单元和视频输出单元等模块构成和设计方法,分析了系统各个关键技术环节。     

基于H263/TMN8的前后景码率分配及控制

在H263ZI‘MN8的控制技术基础上,提出可控的前后景码率分配算法、前景区优先编码策略以及优化的量化编码次序．可以仅使用一个控制参数来控制前后景的码率分配,并且编码后码流仍符合标准I-t263码流．试验结果表明,该算法在低比特率的情况下视频图像的主观质量要优于TMN8,非常适合窄信道视频通信的应用．     

实时H.264视频流的低密度生成矩阵不等差错保护

在有损网络中进行视频传输时,通常采用FEC来保护视频码流。文中提出了一种基于LDGM-UEP的实时H.264视频传输抗误码方法。发送端编码时,依据视频分组的重要性采用LDGM码对多个视频帧分组进行不等差保护,由于校验分组直接附加在数据分组之后,无编码时延。接收端对I帧直接译码,P帧只需根据子GOP中某一帧分组就可以解码显示该帧。若该帧出现误码,则不需等待子GOP中的所有分组都接收而直接对该帧进行误码掩盖,无解码时延。在接收端接收到子GOP中后续的分组后,LDGM译码器将尝试恢复出该子GOP的所有分组,防止误码扩散。实验结果表明,该方法明显优于现有的实时H.264视频通信,可提高实时视频传输的主观感受质量。     

基于JPEG标准实时图像编码系统的研究

设计并研制了一种基于ＪＰＥＧ标准的组合型实时图像编码压缩处理系统。方法 分开研制数字图像采集子系统和图像编码压缩子系统,既可单独应用,也可联合工作,以逐步帧完成对图像的实时编,解码,两个子系统分别选用高性能数字解码芯片集,视频窗口控制器,ＣＬ５５０－ＪＰＥＧ标准图像编码专用处理器。     

基于H.264的无线局域视频通信终端的研发

为满足实时视频通信系统的连续性和传输速率,提出对视频数据进行H.264编码并通过流媒体方式进行无线传输的方案.系统采用S3C6410内部自带的硬件编解码模块MFC(Multi Format Codec)进行H.264标准的硬编码,并深入研究了H.264视频数据基于实时传输协议(RTP:Real-time Transport Protocol)的打包方式及网络传输方法,最终通过Wi-Fi网络发送到接收端,实现了C/S架构下的H.264视频传输.测试结果表明,该系统满足实时视频通信的要求,硬编码的帧率达到30帧/s,同时具有压缩比高、传输稳定等优点.