基于SystemVerilog的SoC功能验证方法研究

SoC功能复杂度不断提高,结合了最新验证语言SystemVerilog的断言、随机约束、功能覆盖率等特点以及Verification Methodology Manual(VMM)验证架构,对SoC验证的各阶段进行了改进.模块验证阶段灵活应用了形式验证和动态仿真验证;集成验证阶段依据可重性的思想搭建验证环境、采用迭代开发的思想提前了集成验证启动时间;系统验证阶段采取了软硬件协同验证;同时利用随机约束技术开发验证向量,利用功能覆盖率技术评价随机约束向量对功能的覆盖.通过这些改进措施达到了提SoC功能验证效率的目的.     

SoC自动化验证方法的研究与实现

为解决SoC(System-on-Chip)验证覆盖率和工作量问题,基于可重用思想、采用事务验证模型、随机激励生成的方法,建立了一个层次化的具有自主知识产权的自动化功能验证系统（LSAVS：LiShan Automatic Verification System）。采用该验证系统后,SoC验证工程师开发测试向量的工作量由使用传统验证方法的60％降低到10%,同时保证了功能验证100%的覆盖率,达到快速高覆盖率的验证目的。     

高效验证平台在TD-SCDMA终端芯片功能验证中的应用 。 

介绍了基于事务级验证的验证方法学（RVM）和覆盖率驱动技术，以及如何将RVM方法学和覆盖率驱动技术结合而搭建高效的验证平台，并详细分析了使用此验证平台对TDSCDMA终端芯片进行完备和高效的RTL级功能验证。此验证平台比传统验证平台在效率上大大提高，有效地缩短了SoC芯片模块级和系统级的验证时间，缩短了3 SoC芯片的开发周期     

RVM在SoC验证中的应用及覆盖率驱动技术

介绍了RVM的层次化验证平台的结构,描述了RVM提供的基类和它们相互之间的关系。并且以USB 为例,给出了利用RVM搭建模块级验证平台的方法,阐述了基于代码覆盖率和功能覆盖率的覆盖率驱动技术。     

基于PSL/Sugar语言的RISC模块验证

由于RISC具有流水线结构和指令多样性的特点．传统的Co-Verification方法使RISC验证工作复杂而艰巨．在用PERI，语言编写产生的随机测试机器码的基础上，利用Accellera组织提出的PSL／Sugar语言．结合Cadence公司的ABV验证工具．探讨了一种新颖的RTL级RISC模块的ABV验证模式．实验证明．该方法简单、快捷、可靠．能保证验证功能覆盖率达到100％．可以节省大量验证工作量．缩短SOC的开发周期．为加快芯片从设计到产品化的过程增加了一道安全的技术保障．     

高效验证平台在TD-SCDMA终端芯片功能验证中的应用

介绍了基于事务级验证的验证方法学（RVM）和覆盖率驱动技术,以及如何将RVM方法学和覆盖率驱动技术结合而搭建高效的验证平台,并详细分析了使用此验证平台对TD-SCDMA终端芯片进行完备和高效的RTL级功能验证.此验证平台比传统验证平台在效率上大大提高,有效地缩短了SoC芯片模块级和系统级的验证时间,缩短了3 SoC芯片的开发周期.     

高效验证平台在TD-SCDMA终端芯片功能验证中的应用

介绍了基于事务级验证的验证方法学(RVM)和覆盖率驱动技术,以及如何将RVM方法学和覆盖率驱动技术结合而搭建高效的验证平台,并详细分析了使用此验证平台对TD-SCDMA终端芯片进行完备和高效的RTL级功能验证.此验证平台比传统验证平台在效率上大大提高,有效地缩短了SoC芯片模块级和系统级的验证时间,缩短了3 SoC芯片的开发周期.     

基于事务形式验证(TBFV)及8051的TBFV模型

提出了一种基于事务的形式验证方法(TBFV)，为待验证的系统构造功能验证模型，每个模型包括指令序列、输入变量、输出变量、输出函数、输出判定函数．这些可用Kripke结构来描述．这些功能验证模型实现了特定的事务，从而可以将一般的验证要求映射为具体的实现属性．这样，验证者无需了解设计的细节，可在较高层次上对系统行为进行验证．为了证明该方法的效率，分别用该方法和传统的形式验证方法验证了8051的RTL实现．8051中所有的指令都进行了验证，并给出了相应的功能验证模型．实验结果表明，采用该方法可大大节省验证工程师的时间．功能验证模型和验证指令可以在其他设计中复用．     

CPU系统级验证平台的研究与实现

随着CPU设计尺寸和设计复杂度的不断增加，功能验证已经成为整个设计过程中的严重瓶颈，文章回顾了系统级验证的一些技术，针对我们设计的64位CPU系统级验证，设计了CPU系统级自动化验证平台．实用表明，该平台简化了验证流程，提高了验证效率．     

一种基于UVM面向RISC CPU的可重用功能验证平台

以UVM验证方法学和UVM1.1标准库为基础建立验证环境, 按照面向方面的模式分离功能、时序和结构属性, 设计参考模型, 在事务级利用知识库自动产生高功能覆盖率效果的测试用例。面向RISC CPU的功能验证实现领域重用, 以PKU-DSPII为例建立完整的验证平台。实验结果表明, 可重用性得到大幅提升, 且测试用例的覆盖率效果提升约7%。     

基于UVM的报文验收滤波模块验证方法

针对当前芯片验证平台搭建速度慢和验证覆盖率收集困难的问题,提出一种基于通用验证方法学（UVM）的报文验收滤波模块验证方法。该方法利用Python脚本语言搭建UVM平台框架结构,引入随机事件种子并结合可约束随机测试技术收集验证覆盖率,实现报文验收滤波模块的验证。测试结果表明,该方法收集模块功能的验证覆盖率为100%,与Verilog语言搭建的验证平台相比,代码数据量减少94%,缩短验证平台搭建时间。     

基于模拟的验证技术在CPU设计中的应用

在一款通用CPU设计中，应用了多种验证技术，包括基于测试矢量的验证，基于覆盖率的验证等等，通过理论分析和实验研究，不同的技术显现出各自适用的时机和方式，实验和分析结果进一步表明了各种验证技术的特点及其在工程应用中的有效性。     

芯片功能验证流的高效生成方法

设计验证（Design Verification）在数字系统设计中已经非常重要。功能验证成为了现代数字系统设计周期地瓶颈。作为对基于仿真地验证方法改进的一次尝试,介绍了一种基于有限状态机生成测试向量的方法。它有效地提高了状态空间的覆盖率。     

基于RVM的AVS视频解码芯片的验证

随着集成电路设计规模和复杂度的不断增大,验证工作越来越重要,如何快速地搭建一个强大、高效的验证平台是工程师们关注的重点。本文基于业内常用的高级验证方法学RVM(Reference Verification Methodology),利用Vera验证语言搭建了一个层次化验证平台,对AVS视频编解码芯片进行验证。本设计中,AVS(Audio Video coding Standard)视频解码芯片的验证一共开发测试用例2400多条,覆盖率也已达到项目要求,其中行覆盖率为99.2%,条件覆盖率为95%,状态机覆盖率是98.1%,跳转覆盖达95.2%,且平台可重用性较好。 验证结果表明,基于RVM的vera平台可以准确高效地对芯片进行验证。     

可测性DSP软硬件协同仿真验证平台设计

针对数字信号处理器的不同仿真和验证要求，提出了一种可测性软硬件协同仿真和验证平台的设计．采用可配置IP模块和总线结构，实现了硬件平台可配置性和可重用性，采用在线仿真模块，实现了实时的仿真验证功能；采用分层的方法设计软件平台，实现了软件平台的可配置性．实验结果表明，在50MHz的工作频率下，此平台对16位数字信号处理器进行了指令集测试和FIR等应用程序的仿真验证工作．     

LCD定标器芯片设计的FPGA验证方案研究

介绍了LCD定标器的总体结构和工作原理,以及应用Xilinx公司的Virtex-Ⅱ系列FPGA进行LCD定标器芯片功能验证的方案．该方案使LCD定标器芯片和其他外部模块组成一个完整的工作系统,能对芯片的预期功能进行全面系统的验证,从而尽早地发现前期设计中存在的问题,以便及时修改RTL级代码来确保芯片的设计功能完全正确,达到预期设计目标．验证结果表明,提出的方案正确可行,良好地完成了验证定标器设计功能的任务．     

基于扩展有限状态机和断言的总线接口协议测试平台

在SoC设计流程中，传统的仿真验证方法存在可观察及可控制性较差、自动化水平低等缺陷．为此，提出了一种基于扩展有限状态机（EFSM）和断言的SoC接口协议测试平台，该平台是一种自反馈测试平台，它不仅可以自动产生大量符合协议规范的测试激励矢量，而且可以通过对断言统计信息的反馈提供多种偏置选择，从而进一步提高验证的自动化水平．将该平台用于对视频后处理芯片中Wishbone总线接口协议的功能验证当中，验证结果表明，该平台可以缩短仿真验证时间大约55％～65％左右，有效地提高了验证的效率和质量．     

基于模型驱动的Web服务符号执行与验证

Web服务测试与验证是保证Web服务功能正确的关键,目前大多数Web服务的研究无法对程序路径穷举遍历,不能保证分析的完备性.针对该不足,在基于模型驱动的3阶段Web服务模型转换生成方法的基础上,该文对转换生成的Java代码进行符号执行与形式化验证.符号执行方法可对程序运行的所有路径进行分析,为程序测试提供高覆盖率的测试...     

一种16位CPUIP核的功能验证方法

分析了IP核设计过程中功能验证的重要性,研究了CIU96B IP核设计,在此基础上提出了一个相应的验证平台设计,仿真显示该验证平台结构的实现了对该IP核的验证,有效地促进了该IP核的设计.     

ASIC设计中验证技术的研究

验证是Soc设计中最重要的阶段。在将设计交付给生产厂家之前，要想能够找出体系结构上，功能上或者物理实现上的错误只有通过验证。对于众多团队设计而言，验证占到了设计流群的50％至80％。本文主要介绍了功能仿真、静态时序仿真、形式仿真等相关验证技术。