接收机中频数字化处理设计

本文基于软件无线电的思想,根据目前芯片技术发展状况给出了一种可实现的软件无线电接收机中频数字化处理的处理结构,并探讨了带通采样、数字下变频及数字重采样的信号处理技术。     

基于FPGA的多信道全数字高频雷达接收机

基于软件无线电的设计思路,提出了一种多信道全数字高频雷达接收机的设计方案.该方案采用USB2.0接口设计实现雷达系统控制和数据传输任务,并结合Altera公司的CycloneII系列现场可编程门阵列(FPGA)芯片,实现系统同步控制、数字正交解调以及数字下变频.与传统模拟接收机和中频接收机相比,该系统具有硬件结构简单、参数配置灵活方便等特点.系统闭环测试结果验证了方案的正确性及合理性,能够满足工程应用的需求.     

风廓线雷达中频数字接收机设计研究

风廓线雷达是用于大气风场探测的无线电遥感系统,传统的雷达接收机采用模拟接收机,结构繁琐且信号处理精度不高。基于软件无线电,运用中频数字化技术,提出了一种数字化接收机的设计方案,包含中频采样、数字下变频、IQ数据处理等。通过对方案进行仿真和测试,验证了方案的可行性。     

基于软件无线电的宽带数字中频接收机研究

分析了基于软件无线电的宽带数字中频接收机中的关键技术一带通采样下变频技术、数字下变频技术、多速率处理技术，并实现了欠采样技术条件的软件系统仿真。由此可见，在现有条件下实现宽带数字中频接收机是可行的。     

基于软件无线电的宽带数字中频接收机研究

分析了基于软件无线电的宽带数字中频接收机中的关键技术－带通采样下变频技术、数字下变频技术、多速率处理技术，并实现了欠采样技术条件的软件系统仿真。由此可见，在现有条件下实现宽带数字中频接收机是可行的。     

基于AMBA总线的雷达信号处理IP的设计与实现

针对实现片上雷达的关键技术———基于标准片内总线的IP设计与复用,研究并设计实现了符合AM-BA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1 024点和256点数字脉冲压缩,脉压结果以块浮点格式或32 bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.     

基于AMBA总线的雷达信号处理IP的设计与实现

针对实现片上雷达的关键技术--基于标准片内总线的IP设计与复用,研究并设计实现了符合AMBA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1024点和256点数字脉冲压缩,脉压结果以块浮点格式或32bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.     

基于DSP的无线接收机的设计

应用软件无线电技术设计了一种无线接收机．介绍了由DSP芯片ADSP2191和AD6620组成的无线接收机的工作原理、硬件电路和软件处理方法．实验表明，利用DSP强大的数字信号处理能力，该接收机的灵活性和可扩展性较传统接收机有所提高．     

中频数字化接收机系统设计与实现

介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案.它采用Altera公司的FPGA构成核心单元,通过不同的软件配置实现对三路频分多址信号的解调.     

一种中频数字化接收机的设计与实现

为了解决无线电台多种体制并存、协同能力差、硬件结构复杂等问题,提出了一种基于软件无线电理论的中频数字化接收机的设计方案.说明了系统功能,并对其中的高速A/D变换器、数字下变频单元、通用数字信号处理器、输出单元等各主要功能模块进行了详细地设计.向这个通用硬件平台加载相应的软件即可完成特定的通信功能,通过对软件的升级可以对这个系统不断升级,整个系统功能软件化具有高度灵活的可扩展空间.     

直扩PSK中频数字化相关接收的设计与实现

讨论并设计了一种PSK直序扩频数字相关解调系统.使用正交检测法进行相干解调,并使用一种改进的数字相关器进行解扩.分析及实验结果表明,低信噪比情况下能够正确解码,免去了最难解决的PN码同步单元,并为位同步的提取带来了极大的方便;与一般数字相关器相比,能有效克服调制载波与本地载波相位误差的影响,改善抗干扰性能.     

大动态宽带数字中频接收机的优化设计

结合DIFR现有的工程实现技术,研究其优化设计技术.对3种典型的RFAF(射频模拟前端)电路做了对比分析和仿真,讨论了适用于大动态宽带DIFR的RFAF电路结构及性能特点,给出了一种新的数字RF AGC控制电路.以一个带宽为10 MHz,动态范围为-100～-10 dB,采样频率为80 MHz的DIFR设计为例,研究了RF模拟前端各部分的指标分配与整机性能指标设计,导出了RFAF的增益、噪声系数与DIFR的动态范围和RF AGC的增益控制代码之间的关系,并给出了仿真结果.     

多功能自适应数字频率计设计

以FPGA为处理核心,设计了一种增强型宽带数字频率计,不仅可完成频率周期的测量,还可以进行占空比、相位差等测量操作,最小输入电压有效值为5mV,且输入频率范围可达1Hz~200MHz。并利用MCS-51单片机对FPGA测量的原始结果进行后续处理和显示,充分发挥了单片机与FPGA的特长,比传统的软核FPGA方案及CPU方案具有更好的工程实用性。     

基于数字频率合成技术的雷达数字接收机设计

采用DDS 与高精度测频技术相结合完成AFC, 采用由DDS 实现的相参采样时钟电路和中频正交直接采样电路构成正交双通道接收机. 由此, 有效地消除或减少了频率漂移等各种不稳定因素和模拟实现时各种因素对系统性能的影响, 提高了传统接收机对系统的整机性能, 如系统改善因子和SCV 的限定值.     

基于ARM的数字化中频感应加热电源设计

针对当前中频感应加热电源的不足,设计了以ARM7微控制器为核心的感应加热电源控制系统.提出了一种以复合PID控制策略为基础的控制方案.该方案可使系统较好地卖现恒功率控制,具有电路结构简单、运行可靠和动态性能良好等优点.     

基于IP核的数字中频预失真系统设计

在分析数字预失真(DPD)基本原理的基础上,给出一种基于IP核的WCDMA数字中频预失真系统设计方案.该方案以FPGA为核心,采用XILINX公司的数字预失真专用IP核实现;同时结合该方案架构出数字预失真系统的总体框图,并最终完成DPD的软硬件测试.测试结果显示,DPD的采用可极大地提升系统性能.     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

扩频系统中自动频率校正单元的设计与实现

针对ＩＳ－９５码分多址蜂窝通信系统标准,给出了一种在从导引信道上提取信道参数并同时获取对载频频差的估计方案,给出了自动频率校正环路的设计方案,及其ＦＰＧＡ实现。该方案简单可行,硬件资源消耗少,且能明显改善移动台接收机的性能。